



FPGA Kullanılarak Görüntülerin Gerçek Zamanlı Olarak OTSU Metodu ile Bölütlenmesi*

Halil Kaygısız^{1†}, Abdülkadir Çakır²

¹Akdeniz Üniversitesi, Korkuteli MYO, Bilgisayar Programcılığı Bölümü, Antalya, Türkiye (ORCID: 0000-0002-5685-4799)

²Teknoloji Fakültesi Elektrik ve Elektronik Mühendisliği Bölümü, Süleyman Demirel Üniversitesi, Isparta, Türkiye (ORCID: 0000-00002-2902-9996)

(İlk Geliş Tarihi 30 Ocak 2020 ve Kabul Tarihi 31 Mart 2020)

(DOI:10.31590/ejosat.682278)

ATIF/REFERENCE: Kaygısız, H. & Çakır, A. (2020). FPGA Kullanılarak Görüntülerin Gerçek Zamanlı Olarak OTSU Metodu ile Bölütlenmesi. *Avrupa Bilim ve Teknoloji Dergisi*, (18), 911-917.

Öz

OTSU, gri seviye görüntülerin bölütlenebilmesinde kullanılabilen bir eşik tespit metodudur. Görüntünün başarılı bir şekilde bölütlenmesinde eşik değeri büyük önem taşımaktadır. Eşik değerinin çok büyük seçilmesi ile oluşturulacak yeni görüntüde yanlışlıkla piksellerin birçoğu beyaz, küçük seçilmesi durumunda ise siyah olacaktır ve görüntüde saklanan veri azalacaktır. Belki de aranan bilgi kaçırılacaktır. Ayrıca OTSU metodunda, ortamdaki ışık değişimlerinden bölütleme sonucunun en az şekilde etkilenmesini sağlayacak eşik değeri otomatik olarak hesaplanmaktadır. OTSU metodunun gerçek zamanlı olarak görüntüye uygulanabilmesinde işlem yükünün çok fazla olmasından dolayı yüksek kapasiteli ve maliyetli donanımlara ihtiyaç duyulmaktadır. Bu çalışmada yüksek işlem kapasitesine sahip olması ve düşük maliyeti olması sebebiyle FPGA kullanılmıştır.

Anahtar Kelimeler: FPGA, OTSU Metodu, Görüntü Bölütleme, Gerçek Zamanlı Sistem

Real Time Image Segmentation Using FPGA with OTSU Method

Abstract

OTSU is a threshold value calculation method, which use to segmentation of grayscale images. Threshold value is very important for successful segmentation of the images. If you mistakenly select big threshold value, many pixels in the new image will be white or If you select small threshold value, a lot of pixels in the new image will be black and data stored in the image will be reduced. Maybe the requested data will be lost. In addition, the threshold value is calculated automatically with OTSU method ensuring that the segmentation result is minimally affected from change in ambient light. Because the OTSU method can be applied to the image in real time, high capacity and costly equipment are required due to the high processing load. This study was used in the FPGA due to its low cost and having high processing capacity.

Keywords: FPGA, OTSU Method, Image Segmentation, Real-Time System

* Bu çalışma daha önce düzenlenen Uluslararası Bilgisayar Bilimleri ve Mühendisliği Konferansı'nda tam metin bildiri olarak sunulmuştur.

† Sorumlu Yazar: Akdeniz Üniversitesi, Korkuteli MYO, Bilgisayar Programcılığı Bölümü, Antalya, Türkiye, ORCID: 0000-0002-5685-4799, halilkaygisiz@akdeniz.edu.tr
<http://dergipark.gov.tr/ejosat>

1. Giriş

Bölütleme; görüntü işleme uygulamalarının önemli bir aşamasıdır. Görüntü içerisindeki bilginin doğru analiz edilmesi uygulamanın sonucunu doğrudan etkilemektedir. Bölütleme işlemi global veya adaptif olarak eşik değerlerinin belirlenmesiyle yapılmaktadır. Adaptif eşik değeri ile yapılan bölütleme ortamdaki ışık değişimlerine göre değişmektedir. Bu yüzden ışık şiddetinin değişimine göre eşik değerinin değişmesi ile bölütlemeye başarılı sonuçlar alınmıştır [1]. OTSU olasılık temelli olarak çalışan görüntü işleme uygulamalarında sıkça kullanılan bir algoritmadır. Fakat görüntüdeki tüm pikseller için olasılıksal hesaplama yapılması işlem yükünü artırmaktadır. Zamanın çok önemli olduğu gerçek zamanlı uygulamalarda yüksek maliyetli donanımlar kullanılmaktadır. Son yıllarda görüntü işleme çalışmalarında paralel programlama yeteneği, yüksek performansı ve düşük maliyeti ile FPGA kartlar tercih edilmektedir.

Literatür incelendiğinde; Wang ve arkadaşları jpg formatındaki görüntüyü FPGA karta aktarmışlardır ve OTSU metodu ile eşik belirlenerek görüntünün bölütlenmesini sağlamışlardır [2]. Ieno ve arkadaşları; simulink programını kullanarak FPGA karta aktardıkları görüntüyü görüntü işleme arabirimini kullanarak hazır OTSU aracı ile eşik değerini tespit etmişlerdir [9]. Literatürdeki çalışmalarda görüntüler kameralar aracılığı ile FPGA karta aktarılmamaktadır. Görüntüler genellikle jpg formatında veya matris olarak FPGA karta aktarılmıştır. Bu çalışma ile kameradan alınan gerçek zamanlı görüntülerin FPGA kullanılarak alınması ve gerçek zamanlı olarak bölütlenmesi gerçekleştirilmiştir.

2. Materyal ve Metot

2.1. FPGA

FPGA, “Sahada Programlanabilir Kapı Dizileri” anlamındaki “Field Programmable Gate Array” ifadesinin kısaltılmış şeklidir. FPGA’in yapısı GateArrayASIC’lere benzer bu nedenle kapı dizileri ismi verilmiştir.

FPGA, üretimi yapıldıktan sonra istenilen fonksiyonlara göre kullanıcı tarafından donanım yapısı tekrar tekrar değiştirilebilen tümeleşik devre olarak tanımlanabilir. Kullanıcının uyguladığı probleme göre, içerisindeki mantık kapıları birbirlerine bağlanarak istenilen yapı gerçekleştirilebilir [3].

FPGA paralel işlem yeteneğinden dolayı işlem yükü fazla olan işlemlerde tercih edilmektedir. Görüntü işleme ve görüntü tanıma alanlarında yapılan işlemlerin işlem yükünün fazla olmasından dolayı bu çalışma alanlarında FPGA’lar sıkça kullanılmaktadır [4].

Gerçek zamanlı görüntü uygulamalarında işlem yükünün fazla olmasına karşın hızlı sonuç üretmek zorundadır. OTSU metodunun çalışma yapısı ve matematiksel işlem yükü göz önünde bulundurulduğunda FPGA kullanımı gerekli donanım maliyetini düşürerek başarılı sonuçlar alınmasını sağlamıştır [5].

Çalışmada Altera firmasının DE2i-115 FPGA kartı ve D5M CMOS mozaik kamerası kullanılmıştır.

2.2. OTSU METODU

Eşikleme; gri seviye görüntülerinin ikili görüntülere dönüştürülme işlemidir. Eşikleme işlemi belirlenen eşik değerinin altındaki piksellerin siyaha, üstündeki piksellerin ise beyaza dönüştürülmesidir.

$$\text{Görüntü}_{\text{çıkıktı}}(x, y) = \begin{cases} 0, & \text{Görüntü}_{\text{girdi}}(x, y) < E \\ 255, & \text{Görüntü}_{\text{girdi}}(x, y) > E \end{cases} \quad (1)$$

Denklem (1)’deki ‘E’ değeri eşik değerini ifade etmektedir. Eşik değeri tek bir görüntü için deneme yanılma yöntemi ile tespit edilebilirken farklı ışık ortamında başarılı sonuç alınamayacaktır. Bu nedenle eşik değeri ortamdaki ışık seviyesine göre değişiklik göstermelidir. NobuyukiOtsu’nun 1979’da geliştirdiği OTSU metodu her görüntü için farklı eşik değerinin hesaplanmasını sağlamaktadır. Bu metod ile görüntü üzerindeki pikseller arka plan ve bölütlenmek istenen alan olmak üzere 2 farklı sınıfa ayrılmaktadır. Sınıflara ayırma işlemi gerçekleştirilirken her bir eşik değeri için ayrı ayrı sınıf içi veya sınıf arası varyans değeri hesaplanır. Sınıf içi varyans değeri en küçük olan değer, en uygun eşik değerini belirtmektedir. Bu değer aynı zamanda sınıflar arasındaki en büyük varyans değeridir. Sınıflar arası varyans değerinin hesaplanması daha az işlem gerektirmektedir. Varyans hesaplama işlemi ise histogram dizisi üzerinden yapılmaktadır. Varyans; histogram dizisinin tüm elemanlarının dizinin ortalamasına olan uzaklıklarının karelerinin ortalaması ile hesaplanmaktadır. Bu değer incelenerek histogram dizisindeki her bir değer ortalamaya olan uzaklığı görülebilir [2]. Denklem (2)’de N elemanlı bir histogram dizisi için varyans hesaplama formülü verilmiştir.

$$\sigma^2 = \sum_{i=0}^{N-1} (x_i - x'_i)P\{x_i\} \quad (2)$$

Denklem (2)'deki x_i ifadesi ağırlıklı ortalamayı, $P\{x_i\}$ ise olasılık fonksiyonunu ifade etmektedir. $M \times N$ boyutundaki bir görüntünün histogram dizisi için i tonunun gelme olasılığı histogram değerinin toplam piksel sayısına bölünmesiyle bulunmaktadır.

$$\begin{aligned} \sigma_{siyah} &= \sigma - \sigma_{beyaz} \quad (3) \\ &= sy_s(t)sy_b(t)(aso_s(t) - aso_b(t)) \end{aligned}$$

Siyah ve beyaz sınıfları arası varyans değeri Denklem (3) ile bulunmaktadır [2].

Denklem (3)'deki sy değişkenleri sınıf yoğunluklarını, aso değişkenleri ise ağırlıklı sınıf ortalamalarını ifade etmektedir. Sınıf yoğunlukları ve ağırlıklı sınıf ortalamaları Denklem (4) ile hesaplanmaktadır.

$$\begin{aligned} sy_s(t) &= \sum_{i=0}^t P\{i\}, & sy_b(t) &= \sum_{i=t+1}^{255} P\{i\} \\ aso_s(t) &= \sum_{i=0}^t P\{i\}R_i, & aso_b(t) &= \sum_{i=t+1}^{255} P\{i\}R_i \end{aligned} \quad (4)$$


Denklem (4)'teki R_i değeri i . renk seviyesini ifade etmektedir. Deklemler ile 0 ile 255 arasındaki her bir değer için sınıflar arası varyans değeri hesaplanmakta ve en büyük varyansa sahip t değeri ise E eşik değeri olarak belirlenmektedir [7].

3. Araştırma Sonuçları ve Tartışma

3.1. FPGA Kullanılarak Gerçek Zamanlı Olarak Görüntülerin Alınması

Görüntü almak için Altera firmasının FPGA kartları için ürettiği D5M mozaik kamerası kullanılmıştır. Kamera maksimum 5 megapiksellik çözünürlükte 15fps ile görüntü verebilmektedir. Çözünürlük 640x480 e kadar düşürülerek 70fps görüntü alınabilmektedir. Mozaik kameraların özelliği her bir pikselde R,G ve B değerlerinden yalnızca biri saklanmaktadır. Her pikseldeki RGB değeri interpolasyon yöntemiyle hesaplanmaktadır [6].

Kameradan görüntü alma aşamaları Şekil 1'de verilmiştir.




Şekil 1. CMOS sensörden veri alma aşamaları [8]

RAW formatında alınan görüntü interpolasyonla RGB'ye dönüştürüldükten sonra SDRAM'a yazılmaktadır. FPGA kartta bulunan SDRAM'a veriler 16 bit uzunluğunda yazılmaktadır. Her piksel için 30 bitlik bir RGB değeri tutulduğu düşünüldüğünde bir piksel için RGB değeri 2x16bit ile SDRAM'a kaydedilebilmektedir. 640x480 çözünürlüğünde bir görüntü hafızada 1200 kb yer kaplamaktadır. SDRAM'a yazılan adreslerden veriler okunup işlenerek VGA kontrolcüsüne gönderilmektedir. VGA kontrolcüsü gelen verileri monitöre göndermektedir. CMOS sensörden alınan veriler herhangi bir zamanda kayıp yaşanmadan gerçek zamanlı olarak SDRAM'den okunarak işlenmekte ve monitöre aktarılabilir.

3.2. OTSU Metodu İle Gerçek Zamanlı Olarak Görüntülerin Bölütlenmesi

Altera firmasının ürettiği DE2i-115 FPGA kartı üzerinde yazılım geliştirmek için Verilog programlama dili ve yine Altera firmasının sunduğu QuartusFPGA Tasarım Yazılımı kullanılmıştır.

FPGA'de geliştirilen uygulamada oluşturulan modüller ve veri iletişimi Şekil 2'de gösterilmiştir.



Şekil 2. Yazılımda oluşturulan modüller

CCD_capture: CMOS kameradan görüntülerin alındığı işlem modülüdür. Ana görevi GPIO portuna bağlı kameradan piksel piksel verileri okumak ve verinin yatayda ve dikeyde sayaçlar vasıtasıyla görüntüdeki konumunun kaydını tutmaktır. Bu modülde alınan veri; sensör üzerine düşen görüntünün dijital işlemci tarafından işlenmemiş ham halini oluşturmaktadır.

RAW2RGB: Görüntünün işlenebilmesi için anlamlı sayısal verilere dönüştürülmesi gerekmektedir. Bu modülde CCD_capture modülünden elde edilen ham görüntü RGB formatına dönüştürülmektedir.


SDRAM WRITE: FPGA kartta kullanılan SDRAM 16 bitlik bloklar halinde kullanılmaktadır. Bu modülde 30 bit uzunluğunda olan RGB değeri 2 adet 16 bitlik SDRAM bloğuna yazılmaktadır. “G” değeri ikiye bölünerek 5’er bit olarak her iki bloğa “R” ve “B” değerlerinin yanına yazılmaktadır. Bu yöntemle SDRAM daha etkin kullanılmıştır.

SDRAM READ: SDRAM’a yazılan RGB değerlerinin okunduğu modüldür

OTSU_processing: OTSU metodunun FPGA üzerinde uygulandığı modüldür. Öncelikle görüntü SDRAM’a piksel piksel kaydedilirken aynı anda okunarak pikseller Denklem 5’den faydalanarak gri tona dönüştürülmektedir.


$$\text{Gray} = 0.299 * R + 0.587 * G + 0.114 * B \quad (5)$$

Görüntü piksel piksel okunup aynı anda işlendiği için görüntünün tamamı hafızaya kaydedildiğinde histogramı da çıkarılmış olmaktadır. Histogram çıkarıldıktan sonra eşik değerinin hesaplanması işlemleri yapılmakta ve görüntü eşiklenerek monitöre aktarılmaktadır (Şekil 3).



Şekil 3. OTSU_processing modülünün çalışma algoritması


OTSU eşik değerinin hesaplanması için en önemli aşamayı oluşturan histogram dizisinin oluşturulmasıdır. Histogram; görüntüdeki renk değerlerinin sayısını gösteren dizidir. Görüntüdeki her bir renk düzeyinden kaç tane olduğunun bulunmasıyla görüntünün histogramı çıkarılmaktadır (Şekil 4).



Şekil 4. Histogram çıkarma işlemi [5]

Histogram dizisi oluşturulduktan sonra histogram dizisindeki her piksel için varyans hesaplanmaktadır. Daha sonra sınıflar arası varyans değerinin hesaplanabilmesi için her iki sınıf içinde sınıf yoğunlukları ve ağırlıklı sınıf ortalamaları hesaplanmaktadır. Histogram dizisindeki değerlerden en büyük varyans değerine sahip olan değer eşik değeri olarak belirlenmektedir. Görüntüdeki pikseller SDRAM'dan yeniden okunarak eşikleme yapılmakta ve monitöre aktarılmak üzere vga_controller modülüne gönderilmektedir.

VGA_controller: Kameradan gelen görüntünün monitöre aktarıldığı modüldür. Gelen pikselin x ve y koordinatlarındaki konumu hesaplanmaktadır. VGA_controller modülü ile monitöre görüntünün piksel değeri aktarıldıktan sonra yeni görüntü piksel değeri SDRAM'a kaydedilmektedir (Şekil 5).




Şekil 5. Görüntünün bölütlenmesi

VGA_controller modülü SDRAM WRITE modülünün tetikleyeni olduğu için iki modül paralel çalışmaktadır. Böylelikle monitöre piksel aktarıldıktan sonra yeni görüntünün piksel değeri alınmaktadır.

4. Sonuç


Çalışma ile görüntünün bölütlenmesi için belirlenmiş en iyi global eşik değeri ile OTSU metodu ile belirlenmiş eşik değeri karşılaştırılmıştır. Şekil 6'da sistem görüntüsü ve Şekil 7'de de alınan orijinal görüntü yer almaktadır. Şekil 8 (a), (c) ve (e)'de global eşik değeri ile farklı ışık düzeylerindeki bölütleme sonuçları görülmektedir. Şekil 8 (b), (d) ve (f)'de ise OTSU metodu kullanılarak bölütlenmiş görüntüler gösterilmektedir.



Şekil 6. Sistemin görüntüsü

OYUNCAKLAR
oyuncak gemi
-20-

Şekil 7. Orijinal görüntü



Şekil 8. Global eşik değeri (a) Düşük ışık, (c) Uygun ışık , (e) Yüksek ışık
OTSU eşik değeri (b) Düşük ışık, (d) Uygun ışık , (f) Yüksek ışık

Görüntüler karşılaştırıldığında OTSU metodunun başarılı sonuçlar verdiği görülmektedir. Global eşik değeri 85 olarak belirlenmiştir. Uygun ışıktaki Global eşikleme ile OTSU metodunun başarımları benzer düzeyde olduğu görülmektedir. Fakat ışık düzeyindeki değişim sebebiyle global eşikleme sonucu olumsuz yönde değişmektedir. Global eşik değerinde düşük ve yüksek ışıktaki bölütlenmesi gereken bölgede veri kaybı yaşanmaktadır. OTSU metodunda eşik değeri düşük ışıktaki 79, uygun ışıktaki 86 ve yüksek ışıktaki 95 olarak hesaplanarak otomatik olarak bölütleme yapılmıştır. Şekil 8.a incelendiğinde global eşik değeri olması gerektiğinde daha büyük bir değer olduğu için daha fazla piksel görüntü de yer almaktadır. Şekil 8.e’de ise global eşik değeri olması gerektiğinde daha küçük bir değer olduğu için daha az piksel görüntü de yer almaktadır. Saniyede 30 kare görüntü alındığı göz önünde bulundurulduğunda her görüntü karesi için OTSU eşik değeri ayrı ayrı hesaplanmaktadır. 50 mhz frekansında çalışan DE2i-115 FPGA kartında OTSU metodu 19.040ns de sonuç üretmektedir. FPGA üzerinde gerçekleştirilen çalışma ile görüntü kameradan gerçek zamanlı olarak alınmaktadır. FPGA kullanılarak kameradan alınan görüntü üzerinde OTSU algoritması başarılı bir şekilde çalıştırılmıştır Tablo 1’de FPGA üzerinde geliştirilen uygulama yazılımının ihtiyaç duyduğu donanım verileri gösterilmektedir.

Çalışma ile gerçek zamanlı olarak kameradan alınan görüntü FPGA kullanılarak OTSU algoritması çalıştırılmıştır. Global eşik değeri ile OTSU eşik değeri ile yapılan bölütleme sonuçları karşılaştırılmıştır. Çalışma ile programlama yapısındaki zorluktan dolayı kısıtlı çalışmanın olduğu FPGA temelli programlama çalışmalarına katkı sağlanmıştır.

Tablo 1. FPGA uygulama özeti

AÇIKLAMA	DEĞER
FPGA Kart Modeli	DE2i-115
FPGA Modeli ve Lojik Eleman Sayısı	EP4CE115F29C7 114.480
Toplam Lojik Eleman Sayısı	4.016
Toplam Kaydedici Sayısı	2117
Kullanılan Toplam Pin Sayısı	428
Toplam PLL Sayısı	1

Kaynakça

- [1] Seow M. J. and Asari K. V, “A parallel VLSI architecture for real-time segmentation of images with complex background environment,” Proc. 10th NASA Sym. on VLSI Design, Albuquerque, New Mexico, USA, 2002, pp. 1031-1036.
- [2] Wang J., Yang C., Zhu M., Wang C., “Implementation of Otsu's Thresholding Process Based on FPGA”, ICIEA, 479-483, 2009.
- [3] Boehm A., Kent K. B., Herpers R., “FPGA based Real-Time Object Detection Approach with Validation of Precision and Performance”, 22nd IEEE International Symposium on Rapid System Prototyping, 9-15, 2011.
- [4] Ozsarac I. and Ulusoy I., “Tam Arama Video Sabitleme Yönteminin Gerçek Zamanlı FPGA Uygulaması”, 20th Signal Processing and Communications Applications Conference (SIU), 1-4, 2012.
- [5] Ladgaonkar A., Balsundar P., Konde V. and Raj A. N., “FPGA Based Implementation of Ratio Histogram”, International Journal of Advances in Engineering & Technology, 747-752, 2015.
- [6] Xia H., Key S., Su X., Liu P., Liu B., “A design of mosaic line-scanner camera based on FPGA”, Computer and Information Science (ICIS), 455 – 458, 2014.
- [7] Vala H. J. and Baxi A., “A Review on Otsu Image Segmentation Algorithm”, International Journal of Advanced Research in Computer Engineering & Technology (IJARCET), 387-389, 2013.
- [8] Altera, <http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=68&No=281&PartNo=3>, TRDB-D5M User Manual, 11.07.2016.
- [9] Ieno E., Garcés L.M., Cabrera A.J., and Pimenta T.C., “Simple generation of threshold for images binarization on FPGA”, Ingeniería e Investigación vol. 35 n.º 3, december - 2015 (69-75)