ISSN 1303-9709

G.U. Journal of Science 18(3):421-437 (2005)

POWER FACTOR CORRECTION OF A SWITCHING MODE POWER SUPPLY BY USING NEURO-FUZZY CONTROLLER

Ömer Faruk BAY*, İsmail ATACAK

Gazi Üniversitesi, Teknik Eğitim Fakültesi, Elektronik Bilgisayar Eğitimi Bölümü, 06500, Teknikokullar, Ankara, TÜRKİYE, e-mail:omerbay@gazi.edu.tr

ABSTRACT

The operation of front-end power converters can cause many undesirable effects in the Alternative Current (AC) power system. To prevent these undesirable effects, high-quality rectifiers, also called Power Factor Correctors (PFC) should be used. In this paper, power factor correction of switching mode power supply (SMPS) by using Neuro-Fuzzy (NF) controller is proposed. Average current control technique is used in PFC unit of the SMPS and current mode control technique is used in buck converter unit of the SMPS. To make comparison, the proposed SMPS is also controlled using traditional Proportional and Integral (PI) controller. Performances of these two controllers are compared through the computer simulation. Simulations show that NF controlled SMPS offers faster dynamic response and achieves good power factor correction than PI controlled SMPS.

Key Words: Power factor correction, Switching mode power supply, Neuro-fuzzy controller.

SİNİRSEL BULANIK DENETLEYİCİ KULLANARAK BİR ANAHTARLAMALI GÜÇ KAYNAĞINDA GÜÇ FAKTÖRÜ DÜZELTİMİ

ÖZET

Çeşitli cihazlarda kullanılan güç dönüştürücüleri, alternatif akım (AA) güç sistemlerinde bir çok istenmeyen etkilere sebep olabilmektedir. Bu istenmeyen etkileri önlemek için, Güç Faktörü Düzelticiler(GFD) olarak adlandırılan yüksek kaliteli doğrultucular kullanılmalıdır. Bu makalede, Sinirsel Bulanık Mantık (SBM) denetleyicisi kullanılarak anahtarlamalı güç kaynağının (AGK) güç faktörü düzeltmesi sunulmaktadır. AGK' nın GFD biriminde ortalama akım denetim tekniği, gerilim düşüren dönüştürücü biriminde akım mod denetim tekniği kullanılmaktadır. Kıyaslama yapmak için, önerilen AGK aynı zamanda geleneksel oransal integral (PI) denetleyici kullanılarak da denetlenmektedir. Bu iki denetleyicinin başarımı bilgisayar benzetimleri ile karşılaştırılmaktadır. Benzetim çalışmaları, SBM denetleyicili AGK' nın PI denetleyicili AGK' ya göre daha hızlı dinamik cevaba sahip olduğu ve daha iyi bir güç faktörü düzeltmesi yaptığını göstermektedir.

Anahtar Kelimeler: Güç faktörü düzeltimi, Anahtarlamalı güç kaynağı, Sinirsel bulanık denetleyici

1. GİRİŞ

Çeşitli cihazlarda kullanılan güç dönüştürücüleri, alternatif akım (AA) güç sistemlerinde birçok istenmeyen etkilere sebep olabilmektedir. En olumsuz etkiler; akım ve gerilim üzerindeki bozulmalar ve dengesizlikler şeklinde verilebilir. Bu olayların tipik sonuçları motorlar ve transformatörlerin sargılarında aşırı ısınmalar, kondansatörlerde elektromanyetik rezonanslar, düşük güç faktörü gibi istenmeyen durumları ortaya çıkarır. Tüm bu etkiler elektrik ve elektronik cihazların yanlış çalışmasına ya da bozulmasına sebep olabilir. AGK devreleri modern elektronik sistemlerin çok önemli bir sınıfını temsil etmektedir. Temel bir AGK; diyot ya da faz denetimli

1. INTRODUCTION

Front-end power converters can cause many undesirable effects in the AC power system. Perhaps the worst effects are related to current and voltage distortion and unbalance. Typical consequences of these phenomena are overheating of cables, motors, transformers, and capacitors; electromagnetic resonances and interferences; low power factor; etc. All these effects may lead to malfunctioning or damaging of electric/electronic equipment. SMPS circuits are very important class of modern electronic systems. The basic SMPS unit consists of a diode or phase controlled rectifier, a dc-to-dc converter, an error amplifier and a power amplifier (1,2). doğrultucu, DA-DA dönüştürücü, hata yükselteci ve güç yükseltecinden oluşur (1,2). Bu tipteki AGK' lar hattan darbeli bir akım çektikleri için AA hattına yüksek dereceli harmonikleri bindirirler. Bu sebepten bu tipteki AGK' ler; düşük güç faktörü, yüksek akım harmonikleri ve yüksek darbeli akımlarının doğasında bulunan problemleri de beraberinde getirirler. Akım harmoniklerini ortadan kaldırmak için ilk olarak pasif filtreler kullanılmıştır. Bununla birlikte bu filtreler yük akımı dalga şeklindeki rasgele değişimleri tam anlamıyla çözemezler. Buna ek olarak kaynak empedansında da seri ya da paralel rezonans etkisi oluşturabilirler. Günümüzde, harmonikleri azaltmak ve pasif filtrelerin sakıncalarından kaçınmak için; aktif güç filtreleri (AGF), güç faktör düzelticileri gibi birkaç metot, yaygın bir şekilde kullanılmaktadır (3-5).

Güç faktör düzeltme devreleri akım ve gerilim bozulmalarını iyileştirmede önemli bir katkıya sahiptirler. GFD' leri kullanan güç sistemleri, her bir cihazı dirençsel bir yük gibi algılayacağı için yüksek güç faktörü ve düşük iletim kayıplarına sahip olacaklardır. Son yıllarda güç faktörünü düzeltmek için birkaç topoloji önerilmiştir. Bu topolojiler arasında sabit frekanslı gerilim yükselten dönüştürücü yaygın bir şekilde kullanılmaktadır. Genel olarak bu topolojinin denetiminde akım ve gerilimi denetlemek için iki denetleyici kullanılmaktadır. Akım denetleyicisi giriş gerilimi ile bağıntılı referans akım ile giriş akımını karşılaştırır. Gerilim denetleyicisi, referans akımının genliğini ayarlamak için çıkış gerilimini arzu edilen referans gerilimi seviyesine getirir (6,7). Yükselten tip devrenin sürekli iletim modunda calısması icin tepe akım denetimi, ortalama akım denetimi, histerisiz denetim ve sınır çizgisi denetimi gibi denetim teknikleri kullanılmaktadır. Bu teknikler arasında ortalama akım denetim tekniği yaygın bir şekilde kullanılmakta olup üstünlükleri aşağıda verilmektedir:

- sabit anahtarlama frekansına sahiptir.
- kompanzasyon sinyaline ihtiyaç duymaz.
- akımı filtrelemek için komütasyon gürültüsüne karşı duyarsız kalır.
- tepe akımının denetlenmesinde iyi bir giriş akım dalga şekline sahip olması şeklinde sıralanabilir.

AGK' nın güç faktörü düzeltme ve dönüştürücü ünitelerinde kullanılan teknikler; tasarım kolaylığı, devre karmaşıklığını ve maliyeti azaltmak için PI denetimli standart tümleşik devreler halinde üretilmektedir. Bu devreler sistem davranışına uygun doğrusal devrelerden oluşmasına rağmen, başarımları zamanla değişen yüklerden ve değişken kaynak gerilimlerinden etkilenir. Bunun sonucunda sistemin kararlılık ve güvenilirliği azalır. Bu sakıncalardan kaçınmak için bulanık mantık (BM) denetleyicileri, sinirsel bulanık mantik denetleyicileri gibi farklı yaklaşımlar ortaya atılmıştır. Bu tip vaklasımlar sisteme ait matematiksel modeli gerektirmediği için doğrusal olmayan karakteristiklere sahip sistemlere kolaylıkla uygulanabilmektedir (8-10).

Bu makalede SBM denetleyicisi kullanılarak AGK' nin güç faktör düzeltmesi sunulmaktadır. Bölüm 2' de Bulanık Sinirsel En iyileyici (BSE) kavramına temel bir bakış yapılmaktadır. Bölüm 3' te önerilen AGK' nın yapısı ve modeli, Bölüm 4' de kullanılan denetim stratejisi Because they draw pulsating ac line current, high order harmonic components are composed of the utility line. Therefore, they have the inherent drawbacks of low power factor, high current harmonics and high pulsating current. The passive filters are firstly used to overcome current harmonics. However, these kinds of filters cannot solve random variations in the load current waveform. They also can produce series and parallel resonance with source impedance. To reduce harmonics and to abstain from disadvantages of passive filters, several methods are widely used such as active power filters (APF), power factor correctors (3-5).

Power Factor Correctors, constitute an important improvement to reduce the current and voltage distortion. The power system used in PFCs senses each apparatus as a resistive load, thus maximizing the power factor and minimizing the transmission losses. Several topologies have been proposed in recent years for PFC. Among these topologies, the boost converter with constant switching frequency is the most popularly used topology. Generally the control of the boost converter is made up of two loops: current controller and voltage controller. The current controller compares the input current with reference current based on input voltage. This reference is often made proportional to the input voltage. Voltage controller regulates the output voltage to the desired reference voltage to adjust magnitude of the reference current (6,7). Several PFC control techniques have been presented for the boost type circuit operating in continuous-conduction mode (CCM): these are peak current control, average current control, hysterisis control and borderline control. Among these techniques, an average current control technique is widely used due to the following advantages:

- constant switching frequency
- no need of compensation ramp
- control is less sensitive to commutation noises, due to current filtering
- better input current waveform for the peak current control.

Techniques used in controlling the PFC and converter unit of SMPS have been utilized as a PI controlled standard integrated circuits for the purposes of ease of design, reduced circuit complexity and cost savings. They consist of linear average models that are good approximation of local behavior of system. But their performances generally effected in time-varying loads and variable supply voltages, the stability and reliability of system decrease in these conditions. To abstain from the drawbacks, a different approach is put forward by the fuzzy logic (FL) controller and NF controller. They does not require mathematical model of a system nor complex computation. Therefore, it is applicable to system with nonlinear characteristics (8-10).

This paper presents power factor correction of SMPS by using NF controller. In section 2, a brief review of the concept of Fuzzy-Neuro Optimizer (FNO) is explained. In Section 3, structure of proposed SMPS and its model are given. In section 4, the control strategy is illustrated in detail. In section 5, performances of NF and PI controllers are compared with using computer simulation. verilmektedir. Bölüm 5' te ise bilgisayar benzetimleri ile SBM ve PI denetleyicilerin başarımları karşılaştırılmaktadır.

2. BULANIK SİNİRSEL EN İYİLEYİCİ SİSTEMİNİN TEMELLERİ

SBM sistemi, bulanık mantık denetleyicisinin parametrelerini (bulanık kümeler ve bulanık kurallar) yapay sinir ağı kullanarak en iyileyen bir bulanık mantık sistemidir. Çok sayıda farklı yaklaşım olmasına rağmen (11-14), BSE terimi daha çok aşağıda verilen özellikleri yansıtan sistemler için kullanılır:

- Bir BSE sistemi 3 katmanlı ileri beslemeli bir sinir ağı olarak düşünülebilir. İlk katman giriş değişkenlerini, orta katman bulanık kuralları ve üçüncü katman çıkış değişkenlerini temsil eder. Bulanık kümeler (bulanık) bağlantı ağırlıkları olarak kodlanmıştır.
- Bir BSE sistemi, her zaman bir bulanık kurallar sistemi olarak yorumlanabilir. Bu sistem aynı zamanda bulanık kuralların başlangıç bilgilerini kullanarak eğitim verilerinin sistem çıktısını oluşturabilir.
- BSE sisteminin öğrenme prosedürü bulanık sisteme dayalı özellikleri dikkate alır. Bu işlem sistem parametrelerine uygulanabilir olası değişimleri beraberinde getirir.

BM denetleyicisinin ayarlanacak parametreleri, üyelik fonksiyonlarının sınır değerleri ile kural tabanının sonuç değerleridir (15,16). Parametrelere ait ayarlama işlemi aşağıda verilen üç farklı yöntem kullanılarak gerçekleştirilebilir:

- Kural tabanı değerlerinin ayarlanması
- Üyelik fonksiyonlarının öncül parametrelerinin ayarlanması
- Kural tabanı ve üyelik fonksiyonlarının öncül parametrelerinin ayarlanması

BSE sistemler çoğu zaman çok katmanlı ileri beslemeli yapay sinir ağları şeklinde temsil edilirler. Bu yapı, bulanık sinirler olarak adlandırılan düğümlerle bu düğümleri birbirine bağlayan yönlü oklardan oluşur. Şekil 1' de Wang tarafından geliştirilen BSE sistemin ağ yapısına ait bir örnek gösterilmektedir. Bu tip bir model üç katmandan oluşur: İlk katman, her bir girişi gaussian tipi üyelik kümelerini kullanarak oluşturulmuş dilsel değişkenleri içerir. İkinci katman, her bir kuralın (P⁽¹⁾) ateşleme derecesini hesaplar. Son katman ise durulaştırma metotlarından birini kullanarak denetleyici çıkışını hesaplayan çıkarım işlevini yerine getirir.

2. FUNDAMENTALS OF A FUZZY-NEURO OPTIMIZER SYSTEM

A FNO system is a fuzzy logic system that uses a learning algorithm derived from or inspired by neural network theory to determine its parameters (fuzzy sets and fuzzy rules) by processing data samples. Although there are a lot of different approaches (11-14), we usually use the term FNO system for approaches which display the following properties:

- A FNO system can be viewed as a 3-layer feed forward neural network. The first layer represents input variables, the middle (hidden) layer represents fuzzy rules and the third layer represents output variables. Fuzzy sets are encoded as (fuzzy) connection weights.
- A FNO system can be always (i.e.\ before, during and after learning) interpreted as a system of fuzzy rules. It is also possible to create the system out of training data from scratch, as it is possible to initialize it by prior knowledge in form of fuzzy rules.
- The learning procedure of a FNO system takes the semantically properties of the underlying fuzzy system into account. This results in constraints on the possible modifications applicable to the system parameters.

Optimized parameters of fuzzy logic controller are premise parameters of membership function and values of rule base. (15,16) Optimization operation can be realized three different way given as follow;

- Optimization of values of rule base
- Optimization of premise parameters of membership function
- Optimization of values of rule base and premise parameters of membership function

FNO systems are usually represented as multilayer feed forward neural networks. This structure consists of nodes represented fuzzy neurons and directional links through which the nodes are connected. Figure 1 shows an example of network structure of the FNO system. In this type model, there are three stages. The first stage codifies into linguistic variables by using the set of Gaussian membership functions attributed to each input. The second stage calculates to each rule ($P^{(1)}$) its respective activation degree. The third stage performs function of the inference which computes the output of controller by using defuzzification methods.



Figure 1. The network structure of a FNO system Şekil 1. BSE sitemi ağ yapısı

Ağ içerisinde kullanılan fonksiyonlara ait parametreleri ve bağlantı ağırlıklarını ayarlamak için kullanılan çok sayıda teknik vardır. Bu tekniklerden dik iniş metodunu kullanan geriye yayınım sınıflayıcısı en sık kullanılan tekniktir. Bu teknikte eğitim işlemlerine ait parametreler, geri yayınım algoritmasını kullanarak eğitilir. Arzu edilen çıkış vektörü ile hesaplanmış çıkış vektörü arasındaki fark sıfır olana kadar eğitim işlemi devam eder. Bu fark değeri sıfıra ulaştığı anda eğitim tamamlanır. Algoritma w⁽¹⁾ değerlerini hata fonksiyonu E' yi kullanarak elde eder.

$$E = \frac{1}{2} (du(x'(k)) - du(k))^2$$
(1)

Burada y'(k), $x'(k) = (x'_1, x'_2, ..., x'_n)_k$ durum vektörünün arzu edilen çıkış değerini ve Y(x'(k)) aynı vektörün hesaplanmış çıkış değerini gösterir. Hata, E' nin ilgili ağırlıklara göre türev alınarak en aza indirgenebilir.

$$w^{(l)}(k+1) = w_k - \alpha \cdot \frac{\partial E}{\partial w^{(l)}}$$
(2)

Burada $w^{(l)}$, ikinci katmanda bulunan kuralın l' ninci ağırlığını ve α öğrenme parametresini gösterir. k ise öğrenme algoritma tarafından yürürlüğe konan iterasyon sayısını verir (17,18).

3. SİSTEMİN YAPISI VE MODELİ

Önerilen AGK sistemi Şekil 2' de gösterilmektedir. Sistem GFD katmanı ve gerilim düşüren dönüştürücü katmanı olmak üzere iki katmanı içerir. GFD katmanı; Q_1 - Q_2 güç anahtarları, C_1 - C_2 hat kondansatörleri ve L_i giriş bobininden oluşmaktadır. Bu katman; bir taraftan yüksek güç faktörlü sinüsoidal giriş akımı sağlarken, diğer taraftan giriş AA gerilimini DA gerilimine dönüştüren bir There are several techniques for optimizing parameters in network. The back propagation is the most popular technique trained by using gradient descent method. According to this technique, in the training phase, parameters are optimized using backward propagation algorithm. Until among desired output vector and computed output vector difference is zero, training continues. Otherwise training finishes. The algorithm changes the w⁽¹⁾ values to minimize an objective function *E* usually expressed by the mean quadratic error.

$$E = \frac{1}{2} (du(x'(k)) - du(k))^2$$
(1)

where y'(k), is desired output value of the condition vector $x'(k) = (x'_1, x'_2, ..., x'_n)_k$, Y(x'(k)), is computed output value of the same condition vector x'(k). The error can be minimized by the derivatives of *E* which respect to weight.

$$w^{(l)}(k+1) = w_k - \alpha \cdot \frac{\partial E}{\partial w^{(l)}}$$
(2)

Where $w^{(l)}$ is the l-th weigh of rule at the 2-th- stage and α , is the learning rate parameter. The symbol k indicates the number of iterations executed by the learning algorithm (17,18).

3. SYSTEM STRUCTURE AND MODEL

Proposed SMPS system is shown in Figure 2. It includes two power stages that are a PFC stage and a buck converter stage. The PFC stage consists of power switches Q_1 and Q_2 , the dc bus capacitors C_1 and C_2 , and the input inductor Li. This stage is an ac-to-dc converter, which rectifies the input AC voltage and creates the dc bus voltage while maintaining sinusoidal input current at a

AA - DA dönüştürücüyü temsil eder. GFD katmanı aynı zamanda DA hat gerilimini giriş AA gerilimindeki değişimlere karşı düzeltir. Gerilim düşüren dönüştürücü katmanı; Q_3 güç anahtarı C_b kondansatörü ve L_b bobininden oluşur. Dönüştürücünün işlevi, 800 V' luk DA hat gerilimini 80 V' luk yük gerilimi seviyesine düşmektir. high input power factor. The PFC stage also regulates the dc bus voltage against variation in input AC voltage. The buck converter stage composed of power switch Q_3 , capacitor Cb and inductor Lb. The function of the converter is to step down 800V dc bus voltage to 80 V load voltage.



Figure 2. Power stage of proposed SMPS system Şekil 2. Önerilen AGK sisteminin güç katmanı

Anahtarlama durumuna göre sistemin çalışması dört mod halinde açıklanabilir. Mod 1' de Q₁, Q₃ anahtarları iletimde, Q₂ anahtarı kesimde ve D₄ diyodu ters kutuplanmıştır. L_i bobini üzerinde düşen gerilim $V_i - I_i \cdot R_i - V_{c1}$ olup, giriş bobin akımı I_i, $\frac{(V_i - I_i \cdot R_i - V_{c1})}{L_i}$ eğimi ile doğrusal bir şekilde değişir. Hat

kondansatörü C₁ $I_i - I_b$ akımı tarafından şarj edilirken, C₂ gerilim düşüren dönüştürücü akımı I_b tarafından deşarj edilir. Bu akımın değeri $\frac{(V_{c1} + V_{c2} - I_b \cdot R_b - V_{cb})}{L_b}$ eğimi ile orantılı bir şekilde artar. Gerilim düşüren dönüştürücünün filtre kondansatörü ise $I_b - I_L$ akımı ile şarj edilir. Bu moda ait model denklemler aşağıda verilmektedir.

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c1}$$
(3)

$$C_1 \cdot \frac{\partial V_{c1}}{\partial t} = I_i - I_b$$
(4)

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = -I_b \tag{5}$$

$$C_b \cdot \frac{\partial V_{cb}}{\partial t} = I_b - I_L \tag{6}$$

$$L_{b} \cdot \frac{\partial I_{b}}{\partial t} = (V_{c1} + V_{c2}) - I_{b} \cdot R_{b} - V_{cb}$$
(7)

Mod 2' de Q₁ anahtarı ile D4 diyodu iletimde iken, Q₂-Q₃ anahtarları kesimdedir. L_i bobini üzerinde düşen gerilim $V_i - V_{c1} - I_i R_i$ olup, giriş bobin akımı I_i, $\frac{(V_i - I_i R_i - V_{c1})}{L_i}$ eğimi ile doğrusal bir şekilde değişir. According to the switching state, system operation is explained by four modes. At mode 1, while the power switches Q₁, Q₃ are turned on and power switch Q₂ is turned off, diode D₄ is reverse biased. The voltage across inductor L_i is $V_i - I_i . R_i - V_{c1}$. The input inductor current I_i with slope of $\frac{(V_i - I_i . R_i - V_{c1})}{L_i}$ is linearly changing. The bus capacitor C₁ is charged by the current I_b. This current with the slope of $\frac{(V_{c1} + V_{c2} - I_b . R_b - V_{cb})}{L_b}$ is linearly increasing. The buck filter capacitor is charged by the current I_b and C2 by the current I_b. The sum of the su

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c1}$$
(3)

given as follows;

$$C_1 \cdot \frac{\partial V}{\partial t} = I_i - I_b$$
(4)

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = -I_b \tag{5}$$

$$C_b \cdot \frac{\partial V_{cb}}{\partial t} = I_b - I_L \tag{6}$$

$$L_{b} \cdot \frac{\partial I_{b}}{\partial t} = (V_{c1} + V_{c2}) - I_{b} \cdot R_{b} - V_{cb}$$
(7)

At mode 2, while the power switch Q_1 is turned on and Q_2 , Q_3 are turned off, diode D_4 is conduction. The voltage across inductor L_i is $V_i - V_{c1} - I_i . R_i$. The input inductor current Ii with slope of $\frac{(V_i - I_i . R_i - V_{c1})}{L_i}$ is linearly changing. The bus capacitor C_1 is charged by the current

Hat kondansatörü C₁ I_i akımı tarafından şarj edilirken, I_b akımı $\frac{(-V_{cb} - I_b \cdot R_b)}{L_b}$, nin eğimi ile orantılı bir şekilde düşer. Gerilim düşüren dönüştürücünün filtre kondansatörü ise $I_b - I_L$ akımı ile deşarj edilir. Bu moda

ait model denklemler aşağıda gösterilmektedir.

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c1}$$
(8)

$$C_1 \cdot \frac{\partial V_{c1}}{\partial t} = I_i \tag{9}$$

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = 0 \tag{10}$$

$$C_b \cdot \frac{\partial V_{Cb}}{\partial t} = I_b - I_L \tag{11}$$

$$L_b \cdot \frac{\partial I_b}{\partial t} = -V_{cb} - I_b \cdot R_b \tag{12}$$

Mod 3' de Q2-Q3 anahtarları iletimde, Q1 anahtarı kesimde ve D4 diyodu ters kutuplanmıştır. Li bobini üzerinde düşen gerilim $V_i - V_{c2} - I_i R_i$ olup, giriş bobin akımı I_i, $\frac{(V_i - V_{c2} - I_i R_i)}{L_i}$ eğimi ile doğrusal bir şekilde değişir. Hat kondansatörü C₂ $I_i - I_b$ akımı tarafından şarj edilirken, C1 gerilim düşüren dönüştürücü akımı -Ib

tarafından deşarj edilir. Bu akımın değeri $\frac{(V_{c1} + V_{c2} - I_b \cdot R_b - V_{cb})}{(V_{c1} + V_{c2} - I_b \cdot R_b - V_{cb})}, \text{ nin eğimi ile orantılı bir}$ şekilde artar. Gerilim düşüren dönüştürücünün filtre

kondansatörü ise $I_h - I_L$ akımı ile şarj edilir. Mod 3' e ait model denklemler aşağıda verilmektedir.

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c2}$$
(13)

$$C_1 \cdot \frac{\partial V_{c1}}{\partial t} = -I_b \tag{14}$$

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = I_i - I_b \tag{15}$$

$$C_b \cdot \frac{\partial V_{cb}}{\partial t} = I_b - I_L \tag{16}$$

$$L_{b} \cdot \frac{\partial I_{b}}{\partial t} = (V_{c1} + V_{c2}) - I_{b} \cdot R_{b} - V_{cb}$$
(17)

Son mod' da Q2 anahtarı iletimde, Q1-Q3 anahtarları kesimde ve D4 diyodu ters kutuplanmıştır. Li bobini üzerinde düşen gerilim $V_i - I_i R_i - V_{c2}$ olup, giriş bobin akımı I_{i,} $\frac{(V_i - I_i R_i - V_{c2})}{L_i}$ eğimi ile doğrusal bir şekilde değişir. Hat kondansatörü C₂ I_i akımı tarafından şarj I_i . I_b current with the slope of $\frac{(-V_{cb} - I_b \cdot R_b)}{L_b}$ is linearly decreasing. The buck filter capacitor is discharged by the current $I_b - I_L$. The modeling equations of this mode are illustrated as follows;

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c1}$$
(8)

$$C_1 \cdot \frac{\partial V_{c1}}{\partial t} = I_i \tag{9}$$

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = 0 \tag{10}$$

$$C_b \cdot \frac{\partial V_{Cb}}{\partial t} = I_b - I_L \tag{11}$$

$$L_b \cdot \frac{\partial I_b}{\partial t} = -V_{cb} - I_b \cdot R_b \tag{12}$$

At mode 3, while the power switches Q₂, Q₃ are turn on and Q1 is turn off, diode D4 is reverse biased. The voltage across inductor L_i is $V_i - V_{c2} - I_i R_i$. The input inductor current I_i with slope of $\frac{(V_i - V_{c2} - I_i \cdot R_i)}{L_i}$ is linearly changing. The bus capacitor C2 is charged by the current $I_i - I_b$ and C1 is discharged by the buck inductor current $\frac{I_{b}}{L_{b}}$ This current with the slope of $\frac{(V_{c1}+V_{c2}-I_{b}.R_{b}-V_{cb})}{L_{b}}$ is linearly increasing. The

buck filter capacitor is charged by the current $I_b - I_L$. The modeling equations of this mode are given as follows;

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c2}$$
(13)

$$C_1 \cdot \frac{\partial V_{c1}}{\partial t} = -I_b \tag{14}$$

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = I_i - I_b \tag{15}$$

$$C_b \cdot \frac{\partial V_{cb}}{\partial t} = I_b - I_L \tag{16}$$

$$L_{b} \cdot \frac{\partial I_{b}}{\partial t} = (V_{c1} + V_{c2}) - I_{b} \cdot R_{b} - V_{cb}$$
(17)

At last mode, while the power switches Q₂ is turn on and Q1, Q3 are turn off, diode D4 is reverse biased. The voltage across inductor L_i is $V_i - I_i \cdot R_i - V_{c2}$. The input inductor current I_i with slope of $\frac{(V_i - I_i \cdot R_i - V_{c2})}{L_i}$ is linearly changing. The bus capacitor C_2 is charged by the current I_i . I_b current with the slope of $\frac{(-I_b.R_b - V_{cb})}{L_b}$ is linearly decreasing. The buck filter capacitor is discharged edilirken, I_b akımın değeri $\frac{(-I_b.R_b - V_{cb})}{L_b}$, nin eğimi ile

orantılı bir şekilde düşer. Gerilim düşüren dönüştürücünün filtre kondansatörü ise $I_b - I_L$ akımı ile deşarj edilir. Bu moda ait model denklemler aşağıda gösterilmektedir.

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c2}$$
⁽¹⁸⁾

$$C_1 \cdot \frac{\partial V_{c1}}{\partial t} = 0 \tag{19}$$

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = I_i \tag{20}$$

$$C_b \cdot \frac{\partial V_{cb}}{\partial t} = I_b - I_L \tag{21}$$

$$L_b \cdot \frac{\partial I_b}{\partial t} = -I_b \cdot R_b - V_{cb}$$
⁽²²⁾

Anahtarlara göre eşitlikler düzenlenirse sisteme ait denklemler aşağıdaki gibi tanımlanabilir.

$$\frac{\partial I_i}{\partial t} = \frac{V_i - I_i R_i - S_p V_{c1} - (1 - S_p) V_{c2}}{L_i}$$
(23)

$$\frac{\partial I_{b}}{\partial t} = \frac{(V_{c1} + V_{c2})S_{b} - I_{b}.R_{b} - V_{b}}{L_{b}}$$
(24)

$$\frac{\partial V_{c1}}{\partial t} = \frac{I_i S_p - I_b S_b}{C_1} \tag{25}$$

$$\frac{\partial V_{c2}}{\partial t} = \frac{-I_i(1-S_p) - I_b S_b}{C_2}$$
(26)

$$\frac{\partial V_{cb}}{\partial t} = \frac{I_b - I_L}{C_b}$$
(27)

Burada S_p GFD katmanındaki anahtarın konumunu ve S_b gerilim düşüren dönüştürücü katmanındaki anahtarın konumunu göstermektedir. S_p ve S_b 1 olduğu zaman anahtarlar iletimde aksi durumda kesimdedir.

4. DENETİM STRATEJİSİ

Önerilen AGK iki farklı denetim tekniği kullanılarak denetlenmektedir. İlk teknik GFD katmanında kullanılan ortalama akım denetim tekniğidir. Bu tekniğe ait blok şema Şekil 3' de gösterilmektedir. by the current $I_b - I_L$. The modeling equations of this mode are given as follows;

$$L_i \cdot \frac{\partial I_i}{\partial t} = V_i - I_i R_i - V_{c2}$$
⁽¹⁸⁾

$$C_1 \cdot \frac{\partial V_{c1}}{\partial t} = 0 \tag{19}$$

$$C_2 \cdot \frac{\partial V_{c2}}{\partial t} = I_i \tag{20}$$

$$C_b \cdot \frac{\partial V_{cb}}{\partial t} = I_b - I_L \tag{21}$$

$$L_b \cdot \frac{\partial I_b}{\partial t} = -I_b \cdot R_b - V_{cb}$$
(22)

According to the switches, when these equations are arranged, the system can be expressed as follows;

$$\frac{\partial I_i}{\partial t} = \frac{V_i - I_i R_i - S_p V_{c1} - (1 - S_p) V_{c2}}{L_i}$$
(23)

$$\frac{\partial I_b}{\partial t} = \frac{(V_{c1} + V_{c2})S_b - I_b R_b - V_b}{L_b}$$
(24)

$$\frac{\partial V_{c1}}{\partial t} = \frac{I_i S_p - I_b S_b}{C_1}$$
(25)

$$\frac{\partial V_{c2}}{\partial t} = \frac{-I_i(1-S_p) - I_b S_b}{C_2}$$
(26)

$$\frac{\partial V_{cb}}{\partial t} = \frac{I_b - I_L}{C_b} \tag{27}$$

Where S_p has been showed switch state in PFC stage and S_b has been demonstrated switch state in buck converter stage. If S_p and Sb are 1, then power switches are turned on else turned off.

4. CONTROL STRATEGY

The proposed SMPS has been controlled by using two different control techniques. First technique is the average current control technique used in the PFC stage. The block diagram of one is shown in Figure 3.



Figure 3. The block diagram of the average current control technique Şekil 3. Ortalama akım denetim tekniğinin blok şeması

Ortalama akım denetim tekniği; gerilim denetleyicisi, akım denetleyicisi, birim sinüs üreteci ve DGM katmanından oluşmaktadır. Gerilim denetleyicisi sabit DA hat gerilimini elde etmek için kullanılan dış denetim döngüsünün işlevini yerine getirir. Hat akımının referans değeri gerilim denetleyicisinin çıkışı ile birim sinüs üretecinden elde edilir.

$$Ii^* = u_1 * \sin wt \tag{28}$$

Birim sinüs üreteci hat gerilimi ile aynı fazda birim sinüsoidal dalga şekli üretir. Algılanan hat akımı referans hat akımı ile karşılaştırılır. Elde edilen akım hatası DGM katmanının gerekli sinyalleri üretmesine olanak sağlayan akım denetleyicisine gönderilir. DGM katmanı, DGM sinyallerini üretmek için akım denetleyicisinin çıkışından elde edilen bu sinyallerle taşıyıcı dalga şeklini karşılaştıran bir ünitedir.

İkinci teknik gerilim düşüren dönüştürücü katmanında kullanılan akım mod denetim tekniğidir. Bu katman; gerilim denetleyicisi, akım denetleyicisi ve DGM katmanı olmak üzere üç katmandan oluşur. Şekil 4' de akım mod denetim tekniğinin blok şeması gösterilmektedir. It consists of a voltage controller, a current controller, a unit sin generator and PWM stages. The voltage controller is employed in the outer loop control to maintain the constant dc bus voltage. The reference value of the bus current is derived from the output of voltage controller and the unit sin generator.

$$I_i^* = u_1 * \sin wt \tag{28}$$

The unit sin generator generates a unit sinusoidal waveform in phase with mains voltage. The sensed bus current is compared with reference bus line current. The current error is sent to the current controller to generate necessary signal for PWM stage. The PWM stage is a unit that compares this signal with carrier waveform to generate PWM signals.

Second technique is the current mode control technique used in buck converter stage. It consists of three stages which is voltage controller, current controller and PWM stage. The block diagram of current mode control technique is represented in Figure 4.



Figure 4. The block diagram of the current mode control technique Şekil 4. Akım mod denetim tekniğinin blok şeması

Gerilim denetleyicisi algılanan gerilim ile referans gerilimi arasındaki farktan elde edilen hata gerilimini (E_{bk}) kullanarak referans akım (I_{bref}) üreten bir katmandır. Bu hata değeri referans gerilimi (V_{bref}) ile algılanan gerilim arasındaki (V_b) farktan elde edilir. Algılanan çıkış akımı (I_b) ile referans akımın karşılaştırılması sonucunda elde edilen akım hatası (EI_b), DGM katmanı için gerekli The voltage controller is a stage that generates a reference current (I_{bref}) by using the error voltage(E_{bk}), which is obtained from difference between reference voltage(V_{bref}) and sensed voltage(V_b). The sensed output current (I_b) is compared with reference current. Obtained the current error (EI_b) is sent to the current controller to generate necessary signal(V_{ref}) for PWM stage. The PWM

referansı üreten akım denetleyicisine gönderilir. DGM katmanı bu sinyal ile taşıyıcı dalga şeklini karşılaştırarak gerekli DGM çıkışını üretir.

5. SİNİRSEL BULANIK MANTIK DENETİM BASAMAĞI

AGK' nın GFD ve gerilim düşüren dönüştürücü katmanlarının denetlenmesinde kullanılan SBM denetleyicisinin blok şeması Şekil 5' de gösterilmektedir. Denetleyici başlıca üç bölümden oluşmaktadır. Birinci bölüm; bulanıklaştırma ünitesi, kural tabanı ünitesi, çıkarım ünitesi ve durulaştırma ünitesini içeren bir bulanık mantık denetleyicisinden oluşur. İkinci bölüm; eğitim kümesi ve eğitim algoritması ünitelerini kapsayan bir en iyileme ünitesidir. Bu bölümdeki eğitim kümesi, eğitim işlemi sırasında kullanılacak olan hata, hatadaki değişim ve BM denetleyicisinin arzu edilen çıkış değerlerini temsil eden 40 adet eğitim verisini içermektedir. Son bölüm ise bir darbe genişlik modülatörüdür. Bu katman taşıyıcı ve referans dalga formlarını karşılaştırarak anahtarlama sinyallerini üretir.

stage compares this signal with carrier waveform to generate PWM output.

5. NEURO-FUZZY CONTROL STAGE

The block diagram of the NF controller used in PFC and buck converter stages of SMPS is shown in Figure 5. The controller is mainly formed three sections. First section consists of a fuzzy logic controller which is divided into four modules: fuzzifier, rule base, decision maker, and defuzzifier. Second section is the adjusting unit which includes the training set and the training algorithm. The training set in this section contains 40 training data which comprise the error, the change of error and desired output of FL controller. Last section is a pulse width modulator. This stage compares carrier waveform with reference waveform and generates switching signals.



Figure 5. The block diagram of the NF controller for proposed SMPS Şekil 5. Önerilen AGK için SBM denetleyicinin blok şeması

Denetleyicinin çalışması üç mod halinde özetlenebilir. İlk Çalışma modunda anahtar I konumunda olup, eğitim kümesi ve eğitim algoritması kullanılarak üyelik fonksiyonuna ait kümelerin sınır değerleri (a_i, b_i, c_i) eğitilir. İlk moddaki eğitim işlemi tamamlandıktan sonra, anahtar II konumuna alınarak denetleyicinin ikinci modda çalışması sağlanır. Bu modda kural tabanına ait değerler ayarlanmaktadır. Üçüncü çalışma modunda anahtar III konumuna alındıktan sonra, ayarlanan değerler BMD denetleyicisinde yerine konarak sistemin dinamik olarak çalışması sağlanır.

GFD ve gerilim düşüren dönüştürücü katmanlarında kullanılan denetleyicilerin giriş değişkenleri olarak gerilim hatası, gerilim hatasındaki değişim, akım hatası ve akım hatasındaki değişim seçilmiştir. Çıkış değişkeni olarak ise DGM katmanı için gerekli olan referans gerilimindeki değişim (du) alınmıştır. Denetleyicinin Bulanıklaştırma ünitesinde üçgen tipi üyelik fonksiyonları kullanılmış olup bu fonksiyonların eğitimden önceki durumları Şekil 6' da gösterilmektedir. The operation of controller can be summarized in three modes. While the position of switch is I in first mode, the premise parameters (a_i, b_i, c_i) of membership function are trained by using the training algorithm and the training set. After the training process finishes in first mode, the position of switch passes through II and the controller begins to work in second mode. The data of rule base are adjusted in this mode. In the last mode, while the position of switch goes through III the adjusting parameters are replaced with old value and then, the system is dynamically worked.

The input variables of the controllers in used PFC and buck converter stages are selected as the voltage error, the change of voltage error, the current error and the change of current error. The output of controller represents to the change of reference waveform (du) for each stage. The triangular shape membership functions are used in the fuzzifier unit of the controllers. The membership functions for each stage are represented in Figure 6, before training



Figure 6. Membership functions before training:

a) Membership functions of PFC stage before training. b) Membership functions of buck converter stage before training **Şekil 6.** Eğitimden önceki üyelik fonksiyonları:

a) GFD katmanının üyelik fonksiyonları b) gerilim düşüren dönüştürücü katmanının üyelik fonksiyonları

Eğitimden önceki durum için GFD katmanında kullanılan denetleyicilerin kural tabanları Çizelge 1 ve Çizelge 2' de gösterilmektedir. Çizelge 3 ve Çizelge 4 ise gerilim düşüren dönüştürücü katmanın kural tabanlarını göstermektedir.

 Table 1. Rule base of NF controller used in PFC stage for voltage controller

Çizelge 1. GFD katmanı için SBM gerilim denetleyicisinin kural tabanı

e de	NB	NB	s	РК	PB
NB	-15	-15	-7.5	-3.75	0
NK	-15	-7.5	-3.75	0	3.75
S	-7.5	-3.75	0	3.75	7.5
PK	-3.75	0	3.75	7.5	15
PB	0	3.75	7.5	15	15

Table 3. Rule base of NF controller used in buck converter stage for voltage controller.

Çizelge 3. Gerilim düşüren dönüştürücü için SBM gerilim denetleyicisinin kural tabanı.

e de	NB	NK	S	РК	PB
NB	-10	-10	-5	-2.5	0
NK	-10	-5	-2.5	0	2.5
S	-5	-2.5	0	2.5	5
PK	-2.5	0	2.5	5	10
PB	0	2.5	5	10	10

Şekil 7' de BSE ağ yapısı gösterilmektedir. Bu yapı; bulanıklaştırıcı, çıkarım ünitesi ve durulaştırıcı olmak üzere üç katmandan oluşmaktadır. Before training, the rule bases of NF controllers used in PFC stage are shown in Table 1 and Table 2. Table 3 and Table 4 represent the rule bases of NF controllers used in buck converter stage.

 Table 2. Rule base of NF controller used in PFC stage for current controller

Çizelge 2. GFD katmanı için SBM akım denetleyicisi kural tabanı

e de	NB	NK	S	РК	PB
NB	-5	-5	-2.5	-1.25	0
NK	-5	-2.5	-1.25	0	1.25
S	-2.5	-1.25	0	1.25	2.5
PK	-1.25	0	1.25	2.5	5
PB	0	1.25	2.5	5	5

 Table 4. Rule base of NF controller used in buck converter stage for current controller

Çizelge 4. Gerilim düşüren dönüştürücü için SBM akım denetleyicisinin kural tabanı

e de	NB	NK	S	РК	PB
NB	-4	-4	-2	-1	0
NK	-4	-2	-1	0	1
S	-2	-1	0	1	2
PK	-1	0	1	2	4
PB	0	1	2	4	4

The network structure of FNO system is shown in Figure 7. This structure consists of three layers: fuzzifier, decision making and defuzzifier.





Katman-I, üyelik fonksiyonlarının temsil edildiği bulanıklaştırma işlevini yerine getiren katmandır. Bu katmanda hata ve hatadaki değişim girişleri; Negatif Büyük (NB),Negatif Küçük (NK), Sıfır (S), Pozitif Küçük (PK) ve Pozitif Büyük(PB) olmak üzere 5 ayrı üyelik kümesi ile temsil edilmiştir. Bu kümelere ait fonksiyonlar aşağıda verilmektedir.

$$\mu e_{i} = \begin{cases} \frac{(e_{i} - a_{11})}{(b_{11} - a_{11})} - \dots - a_{11} \le e_{i} \le b_{11} \\ \frac{(c_{11} - e_{i})}{(c_{11} - b_{11})} - \dots - b_{11} \le e_{i} \le c_{11} \end{cases}$$
(29)

$$\mu de_{j} = \begin{cases} \frac{(de_{j} - a_{22})}{(b_{22} - a_{22})} - \dots - a_{22} \le de_{j} \le b_{22} \\ \frac{(c_{22} - de_{j})}{(c_{22} - b_{22})} - \dots - b_{22} \le de_{j} \le c_{22} \end{cases}$$
(30)

Burada e_i hata girişini, de_j hatadaki değişim girişini, a₁₁, b₁₁, c₁₁, a₂₂, b₂₂, c₂₂ ise üyelik fonksiyona ait sınır parametrelerini göstermektedir. Katman-II çıkarım işlemlerini gerçekleştirir. Katmanda bulunan her bir sinir, kendisine gelen sinyalleri çarpıp çıkışına aktaran ve Π ile etiketlendirilmiş düğümleri temsil eder.

$$P_k = \mu e_i . \mu de_i \qquad \text{i=1,2.} \tag{31}$$

Katman-III' te hata ve hatadaki değişimin üyelik seviyeleri kullanılarak referans dalga şeklindeki değişime karar verilmektedir. Katman bu işlemi durulaştırma metotlarından birini kullanarak yerine getirir. SBM denetleyicisinde aynı zamanda merkez yöntemi olarak da bilinen ağırlık merkezi yöntemi kullanılmıştır. Bu katmana ait çıkış eşitliği aşağıda verilmektedir.

$$du = \frac{\sum_{k=1}^{l} P_k \cdot w^{(k)}}{\sum_{k=1}^{l} P_k}$$
(32)

Burada P_k k' nıncı aktif kuralın çıkarım işlemi sonucunu, W_k k' nıncı aktif kuralın ağırlığını ve n aktif kural sayısını

Layer-I is a stage that realizes fuzzification operation and each input is represented with five membership functions: negative big (NB), negative small (NK), zero (S), positive small (PK) and positive big (PB). In NF controller, the models of membership functions of error and the change of error are given as follows;

$$\mu e_{i} = \begin{cases} \frac{(e_{i} - a_{11})}{(b_{11} - a_{11})} - \dots - a_{11} \le e_{i} \le b_{11} \\ \frac{(c_{11} - e_{i})}{(c_{11} - b_{11})} - \dots - b_{11} \le e_{i} \le c_{11} \end{cases}$$
(29)
$$\mu de_{j} = \begin{cases} \frac{(de_{j} - a_{22})}{(b_{22} - a_{22})} - \dots - a_{22} \le de_{j} \le b_{22} \\ \frac{(c_{22} - de_{j})}{(c_{22} - b_{22})} - \dots - b_{22} \le de_{j} \le c_{22} \end{cases}$$
(30)

Where a_{11} , b_{11} , c_{11} , a_{22} , b_{22} , c_{22} are premise parameters for the membership functions of error and the change of error. e_i is the input of error and de_j is the input of the change of error. Layer-II realizes decision making operation and each neuron is circle node labeled Π which multiplies the incoming signals and sends the product out.

$$P_k = \mu e_i \cdot \mu de_i \qquad i=1,2. \tag{31}$$

In layer-III, the change of reference waveform is decided by using the membership level of the error and the change of error. It computes the output of controller by using defuzzification methods. In NF controller, centre of gravity defuzzification method, which is also known as the centroid, is used. The output is obtained as given;

$$du = \frac{\sum_{k=1}^{l} P_k \cdot w^{(k)}}{\sum_{k=1}^{l} P_k}$$
(32)

Where P_k is the value of decision making operation with k - th the activated rule, W_k is weight of k-th activated rule and *n* is the number of activated rule.

göstermektedir.

Üyelik kümelerine ait sınır parametrelerinin ve kural tabanının eğitiminde dik iniş metodu kullanılmıştır. Bu metoda göre ilk işlem olarak formülü Bölüm2 Eşitlik 1' de verilen hata fonksiyonu E hesaplanır. Hata değeri türevde zincir kuralı kullanılarak geri beslenerek hata en aza indirgenir. Bu işlem sonucunda elde edilen formül Bölüm 2' deki Eşitlik 2' de verilmektedir. Aynı şekilde, üyelik fonksiyonlarının sınır parametreleri de çıkarım ünitesindeki çıkış hatasının geriye beslenmesi ile bulunabilir.

6. BENZETİM ÇALIŞMALARI

AGK' nın benzetim çalışmaları Çizelge 5' te verilen değerler kullanılarak gerçekleştirilmiştir. AGK' nın denetlenmesinde PI ve SBM denetleyiciler kullanılmış olup bu denetleyicilerin AGK' nın başarımına etkileri araştırılmıştır. Üyelik fonksiyonlarının sınır parametreleri ve kural tabanlarının sonuç parametrelerinin başlangıç değerleri olarak Bölüm 5' te verilen değerler alınmıştır. Üyelik fonksiyonlarının sınır parametrelerinin eğitimindeki öğrenme parametresi 0.125, kural tabanının sonuç değerlerinin eğitimindeki öğrenme parametresi ise 0.15 seçilmiştir. Eğitim sonrası her iki katmanda kullanılan denetleyicilerin üyelik fonksiyonları Şekil 8' de verilmektedir. Çizelge 6, Çizelge 7, Çizelge 8 ve Çizelge 9' da ise denetleyicilere ait kural tabanlarının eğitim sonrası oluşan değerleri gösterilmektedir.

Table 5. The parameters of SMPS**Çizelge 5.** AGK' nın parametreleri

In training of premise parameters of the membership functions and rule base, the gradient decent are used. According to this method, in the first step, the error function E is computed. It can be obtained by using Equation.1 given in section 2. The error value is back propagated by using the chain rule and the new weight of the rule base is determined as being in Equation.2. In the same way, premise parameters of the membership functions can be found by back propagating the overall output error of decision making unit.

6. SIMULATION STUDIES

The simulation studies of SMPS have been performed by using values given in Table 5. PI controller and NF controllers are used in SMPS and their effects in performance of the SMPS have been researched. Initial values of premise parameters of the membership functions and rule base for the NF controller have been taken as values given in section 5. Learning parameter of premise parameters of the membership functions has been chosen as 0,125 and learning parameter of rule base has been chosen as 0,15. SMPS is trained by using these values. After training, new membership functions for each controller used in PFC stage and buck converter stage are given in Figure 8. Table 6, Table 7, Table 8 and Table 9 show new rule base tables for the controllers.

PFC Stage / GFD katmanı		Buck Converter Stage / Gerilim düşüren dönüştürücü katmanı		
Li	1 mH	L _b	1.5mh	
C ₁ =C ₂	2200 uF	C _b	450 uF	
Vi	220 V/50Hz	\mathbf{V}_{b}	80 V	



Figure 8. New membership functions after training: a) Membership functions of PFC stage after training. b) Membership functions of buck converter stage after training

Şekil 8. Eğitim sonrası, denetleyicilerin üyelik fonksiyonları: a) GFD katmanının üyelik fonksiyonları b) gerilim düşüren dönüştürücü katmanının üyelik fonksiyonları

 Table 6. New rule base of NF controller used in PFC stage for voltage controller after training

Çizelge 6. Eğitim sonrası, GFD katmanında kullanılan SBM gerilim denetleyicisinin yeni kural tabanı

e de	NB	NK	S	РК	РВ
NB	-19.72	-17.54	-7.87	-2.52	0.03
NK	-18.23	-10.12	-5.23	-0.004	4.51
S	-12.94	-4.61	0.001	2.85	8.12
PK	-3.75	0.26	5.12	8.38	20.2
PB	0.087	2.24	10.69	21.78	24.3

 Table 8. New rule base of NF controller used in buck converter stage for voltage controller after training

Çizelge 8. Eğitim sonrası,gerilim düşüren dönüştürücü katmanında kullanılan SBM gerilim denetleyicisinin yeni kural tabanı

e de	NB	NK	S	РК	PB
NB	-12.17	-10.56	-7.29	-1.5	0
NK	-9.23	-8.021	-5.28	-0.41	2.32
S	-6.86	-3.98	0.019	4.9	5.84
PK	-4.51	-0.023	3.27	8.4	13.5
PB	0.23	2.787	8.12	11.6	15.3

Şekil 9' da R_L = 5 ohm - L_L =40 mH' lik yük değerinde GFD katmanı kullanılmayan bir AGK' nın giriş akım ve gerilim dalga şekilleri gösterilmektedir. Bu AGK için Akım ve gerilim arasındaki güç faktörü 0.5 olarak saptanmıştır.
 Table 7. New rule base of NF controller used in PFC stage for current controller after training

Çizelge 7. Eğitim sonrası, GFD katmanında kullanılan SBM akım denetleyicisinin yeni kural tabanı

e de	NB	NK	S	РК	PB
NB	-8.75	-4.156	-2.226	-1.521	0
NK	-6.27	-3.469	-1.795	0.0018	1.28
S	-3.481	-1.532	0.167	1.925	3.16
PK	0.312	0.0015	3.271	5.54	7.53
PB	1.126	3.252	4.169	7.878	10.4

 Table 9. New rule base of NF controller used in buck

 converter stage for current controller after training

Çizelge 9. Eğitim sonrası,gerilim düşüren dönüştürücü katmanında kullanılan SBM akım denetleyicisinin yeni kural tabanı

e de	NB	NK	s	РК	PB
NB	-3.64	-3.64	-2.67	-1.1	0.23
NK	-312	-2.98	-1.96	0.08	1.73
S	-2.48	-2.51	0.006	1.81	3.01
PK	-1.37	0	1.41	2.13	4.71
PB	0.004	1.45	2.93	3.27	5.38

The input current and voltage waveforms of the SMPS without PFC are shown for R_L = 5 ohm and L_L =40 mH load in Figure 9. The power factor between input current and voltage has been determined as 0,5.



Figure 9. Waveforms of the input current and input voltage in SMPS without PFC Sekil 9. GFD katmanı kullanılmayan bir AGK' ya ait giriş akım ve gerilim dalga şekilleri

PI ve SBM denetleyici kullanılan GFD' lerin giriş akım ve gerilim dalga şekilleri Şekil 10' da verilmektedir. Şekil 10.a ve Şekil 10.b' den her iki denetleyicinin de akım ve gerilim arasındaki faz farkını ortadan kaldırdığı anlaşılmaktadır. Aynı dalga şekillerinin 20 ms' lik zaman dilimindeki durumları Şekil 10.c ve Şekil 10.d' de gösterilmektedir. Şekil 10.c' den PI denetleyicili GFD' nin her sıfır geçiş noktasının 2 ms' lik zaman diliminde giriş akım dalga şeklini düzeltmede başarısız olduğu anlaşılmaktadır. The input current and voltage waveforms of SMPS with PFC used in PI and NF controller are given in Figure 10. It is understood from the waveforms in Figures 10.a and Figure 10.b that both of the controllers has corrected the phase difference between current and voltage. The same waveforms are shown in a 20 ms time period in Figure 10.c and Figure 10.d. According to Figure 10.c, PFC with PI controller is unsuccessful in correcting input current in 2ms after every zero crossing.



Figure 10. Input current and voltage waveforms of SMPS with PFC: a) Input current and voltage waveforms of PI controlled SMPS in the 80 ms time period. b) Input current and voltage waveforms of proposed SMPS in the 80 ms time period c) Input current and voltage waveforms of PI controlled SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and voltage waveforms of proposed SMPS in the 20 ms time period d) Input current and vol

Şekil 10. Güç faktör düzeltmeli AGK' nın giriş akım ve gerilim dalga şekilleri: a) 80 ms ' lik zaman diliminde PI denetleyicili AGK' nın giriş akım ve gerilim dalga şekilleri b) 80 ms ' lik zaman diliminde önerilen AGK' nın giriş akım ve gerilim dalga şekilleri c) 20 ms ' lik zaman diliminde önerilen AGK' nın giriş akım ve gerilim dalga şekilleri.

Şekil 11' de AGK' ya ait çıkış gerilim dalga şekilleri gösterilmektedir. AGK' da kullanılan PI denetleyicili gerilim düşüren dönüştürücü 80 V' luk referans gerilimine 2.1 ms' de ulaşırken SBM denetleyicili gerilim düşüren dönüştürücü bu işlevi 0.7 ms' de yerine getirmektedir.

The output voltage waveforms of SMPS is shown in Figure 11. While buck converter with PI controller in used SMPS reaches 80 V reference voltage in 2,1 ms, buck converter with NF controller reaches it in 0,7 ms.







Figure 11. Output voltage waveforms of the SMPS: a) Output waveform of the PI controlled SMPS in the 80 ms time period. b) Output waveform of proposed SMPS in the 80 ms time period. c) Output waveform of PI controlled SMPS in the 5 ms time period. d) Output waveform of proposed SMPS in the 5 ms time period.

Şekil 11. AGK' nın çıkış gerilim dalga şekilleri: a) 80 ms' lik zaman diliminde PI denetleyicili AGK' nın çıkış dalga şekli b) 80 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli c) 5 ms' lik zaman diliminde PI denetleyicili AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' lik zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' dıkış dalga şekli d) 5 ms' dık zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 5 ms' dık zaman diliminde bi di dalga şekli d) 5 ms' dık zaman diliminde bi dalga şekli d) 5 ms' dık zaman dıkış dalga şekli d) 5 ms' dık zaman dıkış dalga şekli d) 5 ms' dık zaman dıkış dalga şekli d) 5 ms' dık zaman dıkış dalga şekli d) 5 ms' dık zaman d

RL=5 ohm, LL=40 mH' luk yük değeri RL=3 ohm, LL=4 mH yük değerine düşürüldüğü durum için AGK' nın çıkışına ait dalga şekilleri Şekil 12' de verilmektedir. PI denetleyici bu değişimden kaynaklanan gerilim düşümünü 1.7 ms' de düzeltirken, SBM denetleyici aynı değişimi 0.55 ms' de düzeltmektedir. The output waveforms of SMPS while the RL=5 ohm LL=40 mH is switched down to RL=3 ohm LL=4 mH at 4^{th} ms is given in Figure 12. While the PI controller correct this voltage drop arised from this load changed in 1,7 ms, NF controller has corrected the same changed in 0,55 ms.



Figure 12. The output waveforms of SMPS while the RL=5 ohm LL=40 mH is swithed down to RL=3 ohm LL=4 mH: a) Output waveform of PI controlled SMPS in the 80 ms time period. b) Output waveform of proposed SMPS in the 80 ms time period. c) Output waveform of PI controlled SMPS in the 4 ms time period. d) Output waveform of proposed SMPS in the 4 ms time period.

Şekil 12. Yük değeri RL=5 ohm, LL=40 mH' dan RL=3 ohm, LL=4 mH' ye düşürüldüğü durum için AGK' nın çıkış dalga şekileri: a) 80 ms zaman diliminde PI denetleyicili AGK' nın çıkış dalga şekli b) 80 ms zaman diliminde önerilen AGK' nın çıkış dalga şekli c) 4 ms zaman diliminde PI denetleyicili AGK' nın çıkış dalga şekli d) 4 ms zaman diliminde önerilen AGK' nın çıkış dalga şekli c) 4 ms zaman diliminde önerilen AGK' nın çıkış dalga şekli d) 4 ms zaman diliminde önerilen AGK' nın çık

7. SONUÇLAR

Bu çalışmada; güç faktör düzeltmeli bir AGK siteminde yüksek dinamik cevap ve birim güç faktörü elde etmek için SBM denetleyicisi önerilmiştir. Önerilen AGK yı test etmek için bilgisayar benzetimleri yapılmıştır. SBM denetleyicinin başarımını değerlendirebilmek için AGK aynı zamanda geleneksel Oransal-İntegral (PI) denetleyici kullanılarak denetlenmiştir. Benzetim çalışmaları, RL=5 ohm LL=40 mH ve RL=3 ohm LL=4 mH olmak üzere iki farklı yükte yapılmıştır. Bu yük değerlerinde; her iki denetleyicide akım ve gerilim arasındaki faz farkını ortadan kaldırmasına rağmen, giriş akımının sıfır geçiş noktalarında olusan bozulmayı SBM denetleyici PI denetleyiciden 1.85 ms daha kısa bir sürede düzeltmiştir. Aynı yük değerlerinde 80 V' luk referans gerilimini elde etmede; SBM denetlevicisi PI denetleviciden, RL=5 ohm LL=40 mH' lik yükde 2.85 kat, RL=3 ohm LL=4 mH yükde ise 3.09 kat daha hızlı bir dinamik cevaba olanak sağlamıştır. Çıkış yükü RL=5 ohm LL=40 mH' den RL=3 ohm LL=4 mH' ye değiştirildiği durum için yük değişiminden kaynaklanan gerilim düşümünü düzeltmede; SBM denetleyicinin PI denetleyici göre 1.27 kat daha hızlı bir dinamik cevaba sahip olduğu gözlenmiştir.

Benzetim çalışmaları sonucunda; SBM denetleyicisinin PI denetleyiciye göre daha iyi bir dinamik cevaba sahip olduğu görülmüştür.

7. CONCLUSIONS

In this study, NF controller has been proposed in a power factor corrected SMPS system to achieve unity power factor and high dynamic response. Computer simulations were performed to test proposed SMPS. To evaluate the performance of NF controller, SMPS was also controlled using traditional Proportional and Integral (PI) controller. Simulation studies have been realized with two different load as RL=5 ohm LL=40 mH and RL=3 ohm LL=4 mH. Although both of the controllers has corrected the phase difference between current and voltage in these load values, NF controller has corrected in 1,85 ms shorter than PI controller to correct the malfunction in the current after every zero crossing. It has provided in RL=5 ohm LL=40 mH load 2,85 times and RL=3 ohm LL=4 mH load 3.09 times faster dynamic response than PI controller to get 80 V reference voltage. while the RL=5 ohm LL=40 mH is switched down to RL=3 ohm LL=4 mH, it has also been observed that NF controller has a dynamic response 1.27 times faster than the PI controller.

Simulation results show that use the NF controller achieved better dynamic response than PI controller under large load disturbance

KAYNAKLAR/ REFERENCES

- 1. Mahmoud, I.I., Kamel, S.A., "Using a simulation technique for switched-mode high-voltage power supplies performance study", *IEEE Trans. Ind. Appl*, 34(5):945-952 (1998).
- Pietrenko, W., Janke, W., Kazimierczuk, M.K., "Application of semi analytical recursive convolution algorithms for large-signal time-domain simulation of switch-mode power converters", *IEEE Trans Circuits and Systems-I: Fundamental Theory and Appl.*, 48(10):1246-1252 (2001).
- 3. Yang, Z., "Power factor correction circuits with robust current control technique", *IEEE Trans. Aerospace and Electronic Systems*, 38(4):1210-1219 (2002).
- Lin, B.R., Lu, H.H., "Single-phase power factor correction ac/dc converters with three pwm control schemes", *IEEE Trans. Aerospace and Electronic Systems*, 36(1):189-200 (2000).
- Lin, B.R., Chen, D-J, Hung, T-L., "Half-bridge neutral point diode clamped rectifier for power factor correction", *IEEE Trans Aerospace and Electronic Systems*, 38(4):1287-1294 (2002).
- Yang, Z., "A novel technique to achieve unity power factor and high quality waveform in ac-to-dc converters", *Thirty-Third IAS Anual Meeting. IEEE Industry Application Conference*, vol.2:1275-1285 (1998).
- Le Bunetel, J.C., Machmoum, M., "Control of boost unity power factor correction systems", *IECON'99 Proceedings* the 25 th Annual Conference of the IEEE, vol.1: 266-271 (1999).
- Song, Y-H, Johns, AT., "Application of fuzzy logic in power system: Part1", *Power Engineering Journal*, 219-222 (1997).
- Mattavelli, P., Rossetto, L., Spiazzi, G., Tenti, P., "General-purpose fuzzy controller for dc-dc converters", *IEEE Trans Power Electronics*, 12(1):79-86 (1997).
- 10. Semyej, M., Cheritti, A., "Fuzzy logic controller for a dc to dc converter", *Proceedings of the 1999 IEEE Canadian Conference on Electrical and Computer Engineering*, 1020-1023 (1999).
- 11. Buckley, J.J., Hayashi, Y., "Fuzzy neural networks: A survey", Fuzzy Sets and Systems, 66:1-13 (1994).
- 12. Buckley, J.J., Hayashi, Y., "Neural networks for fuzzy systems", Fuzzy Sets and Systems, 71:265-276 (1995).

- 13. Nauck, D., Klawonn, F., Kruse, R., "Foundations of neuro-fuzzy systems", Wiley, Chichester, (1996).
- Nauck, D., Kruse, R., "Designing neuro-fuzzy systems through backpropagation" W. Pedrycz, Ed., Fuzzy Modelling: Paradigms and Practice, *Kluwer*, Boston, 203-228 (1996).
- 15. Shi, Y., Mizumoto, M., "Some considerations on conventional neuro-fuzzy learning algorithms by gradient descent method", *Fuzzy Sets and Systems*, 112(1):51-63 (2000).
- 16. Shi, Y., Mizumoto, M., "A new approach of neuro-fuzzy learning algorithm for tuning fuzzy rules", *Fuzzy Sets and Systems*, 112(1):99-116 (2000).
- Costa Branco, P.J., Dente, J.A., "Control of an Electro-Hydraulic System Using Neuro-Fuzzy Modeling and Real-Time Learning Approaches", *Int.Journal of Knowledge-Based Intelligent Engineering Systems*, 1(4):190-206 (1997).
- 18. Lin, B.R., Hoft, R.G., "Neural Networks and Fuzzy Logic in Power Electronics", *Journal of Control Engineering Practice*, 2(1):113-121 (1994).

Received/ Geliş Tarihi: 14.01.2004 Accepted/Kabul Tarihi: 14.03.2005