Estimating missing data values by using interpolation algorithms is a well-known technique. Kriging is an optimized interpolation method based on regression against evaluated values from the surrounding observation points, weighted according to spatially varying values according to the covariance between these observation points. It has been widely used for estimating the missing geological data of the areas based on the measurements in close proximity. In this work we use the Kriging to recover the missing pixels of digital images. Even though Kriging is considered as successful on estimating the missing pixels, the algorithm has a high operation load, causing delays especially for live streaming videos. In this paper we propose a parallel architecture to improve the performance and reduce the operation time of the Kriging Algorithm for estimating the missing pixels. The proposed method can be applied on Field Programmable Gate Arrays (FPGA) and considerable performance improvement have been achieved depending on the number of logic blocks available inside the FPGA.
Veri matrislerinde bulunan eksik değerlerin enterpolasyon algoritmaları kullanarak tahmin edilmesi yaygın olarak kullanılan bir yöntemdir. Bir enterpolasyon algoritması olan Kriging, bu gözlem noktaları arasındaki kovaryansa göre uzamsal olarak değişen değerlere göre ağırlıklandırılan, çevredeki gözlem noktalarından elde edilen değerlere karşı regresyona dayalı olarak optimize edilmesine dayanmaktadır. Özellikle Jeofizik alanında yakın çevredeki ölçümlere dayalı olarak alanların eksik jeolojik verilerinin tahmininde yaygın olarak kullanılmaktadır. Bu çalışmada, dijital görüntülerin eksik piksellerini kurtarmak için Kriging algoritması paralel bir mimari üzerinde kullanılmaktadır. Kriging, eksik pikselleri tahmin etmede başarılı olarak kabul edilse de, algoritmanın yüksek bir işlem yüküne sahip olması, özellikle canlı akışlı videolar için gecikmelere neden olmaktadır. Çalışmamızda ise, eksik pikselleri tahmin etmek için Kriging Algoritmasının performansını iyileştirmek ve çalışma süresini azaltmak için paralel bir mimari öneriyoruz. Önerilen yöntem, Alanda Programlanabilir Kapı Dizileri (FPGA) üzerinde uygulanabilmektedir ve FPGA içinde bulunan mantık bloklarının sayısına bağlı olarak önemli performans iyileştirmeleri sağlanmıştır.
Primary Language | English |
---|---|
Subjects | Electrical Engineering |
Journal Section | Articles |
Authors | |
Early Pub Date | July 7, 2023 |
Publication Date | July 14, 2023 |
Submission Date | August 22, 2022 |
Published in Issue | Year 2023 Volume: 15 Issue: 2 |
All Rights Reserved. Kırıkkale University, Faculty of Engineering and Natural Science.