Year 2014, Volume 6, Issue 2, Pages 1 - 17 2014-06-01

EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ
INVESTIGATION OF THE PERFORMANCE OF DIGITAL ENCODER CIRCUITS FOR THRESHOLD INVERTER QUANTIZATION BASED 5 BIT FLASH ANALOG TO DIGITAL CONVERTER

Oktay AYTAR [1]

214 478

Bu çalışmada 0.18μm TSMC CMOS teknoloji kütüphanesi kullanılarak 5 bit yüksek hızlı paralel analog sayısal dönüştürücü( A / S ) tasarımı yapılmıştır. Tasarımı yapılan A / S dönüştürücü temel olarak karşılaştırıcı ve sayısal kodlama bloğu olmak üzere iki önemli blok devresinden oluşmaktadır. Burada karşılaştırıcı bloğu olarak eşik evirmeli nicemleyici tekniği(EEN) kullanılmıştır. Sayısal kodlama bloğunda ise, farklı kodlama devreleri kullanılmıştır. Böylece EEN tekniği kullanılarak yapılan A / S dönüştürücüler için sayısal kodlama blok devrelerinin performansları incelenmiştir. Tasarımı yapılan bütün devrelerde besleme gerilimi 1.8V’tur. Sayısal kodlama blok devreleri olarak programlanabilir rom(pla-rom), lojik tabanlı, seçici(multiplexer) tabanlı, Fat Tree ve Wallace Tree olmak üzere 5 farklı yapı kullanılmıştır. A / S dönüştürücünün güç tüketimi, kodlama devresinde kullanılan transistör sayıları, INL ve DNL performansları incelenmiştir. Yapılan bu çalışmaya göre EEN tekniği ile yapılan A / S dönüştürücü de en yüksek güç tüketimi 291.42mW ile “Wallace Tree”, güç tüketimi en düşük 27.378mW ile “pla-rom”, 152 adet nmos ve pmos kullanımı ile en düşük transistör sayısına sahip olan kodlayıcı “lojik tabanlı” kodlayıcı olarak görülmüştür. INL-DNL performanslarına göre en kötü performans “Fat Tree”, en iyi performans ise “Lojik tabanlı” kod dönüştürücü de gözlenmiştir.
This paper presents a 5-bit Flash Analog to Digital Converters(ADC) design using 0.18µm TSMC CMOS technology library. The designed system consists of two main blocks as a comparator array and digital encoders. In this paper, as a comparator is to use the so-called Threshold Inverter Quantization (TIQ) technique. As a digital encoder block has been used five different encoding circuits. Thus, the performance of different digital encoder blocks research in the designed system of using TIQ technique. The names of digital encoder block are programmable rom decoder, logic based, multiplexer based, fat tree and wallace tree decoder. Power supply of all designed circuits is 1.8V. The purpose of this work is to compare different digital encoder circuits according to power consumption and INL-DNL errors and counts of transistors. The simulation results show that the average maximum power consumption of systems is 291.42mW for wallace tree deceoder, the average minimum power consumption of systems is 27.378mW for pla-rom, the minimum number of transistor is 152 for logic based decoder. According to INL-DNL analysis, Logic based decoder has been the best INL-DNL performance and fat tree decoder has been the worst INL-DNL performance.
  • Aytar, O. (2009), “Katlamalı ve Aradeğerlemeli Analog - Sayısal Dönüstürücülerin VLSI
  • Tasarımında Eşik Evirmeli Nicemleyici Tekniği’nin Kullanımı ve Performansı”, Doktora Tezi, Kocaeli Üniversitesi Fen Bilimleri Enstitüsü. Baker, R.J., Harry, W.L., Boyce, D. E. (1998) , “CMOS Circuit Design Layout Simulation”,
  • IEEE Press Series on Microelectronic Systems. Chen, C. C., Chung Y. L., Chiu, C. I. (2009), “6-b 1.6GS/s Flash ADC with Distrubuted
  • Track-and-Hold Pre-Comparators in a 0.18µm CMOS”, International Symposium on Signals, Circuits and Systems (ISSCS), pp. 1-4, Iasi, Romanya. Chen, C., Ren, J. (2006), “An 8 - bit 200MSamples/s Folding and Interpolation ADC in 25mm2”, Analog Integrated Circuits and Signal Processing, Vol. 47(2), pp. 203-206.
  • Chu, W.S., Current, K.W. (1999), “A CMOS Voltage Comparator with Rail-to-Rail Input
  • Range”, Analog Integrated Circuits and Signal Processing, Vol. 19(2), pp.145-149. Darwish, H., Léger, G., Rueda, A. (2012), “A 0.2 pJ/conversion-step 6-bit 200MHz flash
  • ADC with redundancy”, The Conference on Design of Circuits and Integrated Systems (DCIS), Avignon, Fransa. Gines, J.A., Peralias, E.J., Rueda, A. (2004), “Digital Background Gain Error Correction in
  • Pipeline ADCs”, Proceding of the Design, Automation and Test in Europe Conference and Exhibition (DATE’04), 82-88, Paris, Fransa. Goll, B., Zimmermann, H. (2007), “A Clocked Regenerative Comparator in 0.12µm CMOS with Tunable Sensitivity”, 33rd European Solid State Circuits Conference (ESSCIRC), 408 – , Münih, Almanya.
  • Lee, D., Yoo, J., Choi, K., Ghaznavi, J. (2002), “Fat tree encoder design for ultra high speed flash A/D converter”, 45th Midwest Symposium on Circuits and Systems (MWSCAS-2002.), Vol.2, pp.87-90,Tulsa, Oklahoma.
  • Lin, Y. Z., Lin, C. W., Chang, S. J. (2010), “5 - bit 3.2GS/s Flash ADC with a Digital Offset
  • Calibration Scheme”, IEEE Transactions on Very Large Scale Integration Systems, Vol.18(3), pp. 509-513. Makigawa, K., Ono, K., Ohkawa, T., Matsuura, K., Segami, M. (2006), “A 7 bit 800Msps mW Folding and Interpolation ADC Using a Mixed - Averaging Scheme”, Symposium on
  • VLSI Circuits Digest of Technical Papers, pp.138-139, Honolulu, Hawaii. Mikkola, E., Vermeire, B., Barnaby, H.J., Parks, H.G., Borhani, K. (2004), “SET Tolerant
  • CMOS Comparator”, IEEE Transaction on Nuclear Science, Vol.51, No.6, pp. 3609-3614
  • Park, S., Palaskas, Y., Flynn, M. P. (2007), “A 4GS/s 4 - bit Flash ADC in 0.18μm CMOS”,
  • IEEE Journal of Solid State Circuits, Vol. 42(9), pp. 1865-1872.
  • Sail, E., Vesterbacka, M. (2004), “A Multiplexer Based Decoder For Flash Analog-to-Digital
  • Converters”, IEEE Region 10 Conference TENCON, pp. 250 - 253, Fukuoka, Japonya Sheikhaei, S., Mirabbasi, S., Ivanov, A. (2005), “A 4 - Bit 5GS/s Flash A/D Converter in 18μm CMOS”, IEEE International Symposium on Circuits and Systems (ISCAS), pp. 6138- , Kobe, Japonya.
  • Şahin, K., Aytar, O., Tangel, A. (2011), “5 Bit 2.5 Gs/s Paralel(Flash) Analog Sayısal
  • Dönüştürücü Tasarımı“, Elektrik-Elektronik Bilgisayar Sempozyumu (FEEB), pp. 125-130, Elazığ, Türkiye Tangel, A. (1999), “VLSI Implementation of The Threshold Inverter Quantization (TIQ)
  • Technique for CMOS A/D Converter Applications”, Doktora Tezi, Penstate University, 1- Tangel, A., Choi, K. (2004), “The CMOS Inverter as a Comparator in ADC Design”, Analog
  • Integrated Circuits and Signal Processing, Vol.39, 147–155. Tangel, A., Aytar, O. (2009), “MOS Mismatch Effects on TIQ comparators”, International
  • Journal of Electronics, 96(6), pp. 561-570. Van De Plassche, R. (2003), “CMOS Integrated Analog-to-Digital And Digital-to-Analog
  • Converters”, Kluwer Academic Publishers, 2nd Edition. Yoo, J., Choi, K., Tangel, A. (2001) , “A 1-GSPS CMOS Flash A/D Converter for
  • System-on-Chip Applications”, Proceding of IEEE Computer Society Workshop on VLSI, 135-139. Yoo, J., Choi, K., Lee, D. (2003), “Comparator Generation Selection for Highly Linear
  • CMOS Flash Analog to Digital Converter”, Analog Integrated Circuits and Signal Processing, , 179-187. Wu, L., Huang, F., Gao, Y., Wang, Y., Cheng, J. (2009), “42 mW 2 GS/s 4 - bit flash ADC in 18µm CMOS”, International Conference on Wireless Communications & Signal Processing (WCSP), pp. 1-5.
Other ID JA29FF83RP
Journal Section Articles
Authors

Author: Oktay AYTAR

Dates

Publication Date: June 1, 2014

Bibtex @ { utbd273639, journal = {Uluslararası Teknolojik Bilimler Dergisi}, issn = {}, eissn = {1309-1220}, address = {Isparta Uygulamalı Bilimler Üniversitesi}, year = {2014}, volume = {6}, pages = {1 - 17}, doi = {}, title = {EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ}, key = {cite}, author = {AYTAR, Oktay} }
APA AYTAR, O . (2014). EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ. Uluslararası Teknolojik Bilimler Dergisi, 6 (2), 1-17. Retrieved from http://dergipark.org.tr/utbd/issue/25978/273639
MLA AYTAR, O . "EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ". Uluslararası Teknolojik Bilimler Dergisi 6 (2014): 1-17 <http://dergipark.org.tr/utbd/issue/25978/273639>
Chicago AYTAR, O . "EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ". Uluslararası Teknolojik Bilimler Dergisi 6 (2014): 1-17
RIS TY - JOUR T1 - EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ AU - Oktay AYTAR Y1 - 2014 PY - 2014 N1 - DO - T2 - Uluslararası Teknolojik Bilimler Dergisi JF - Journal JO - JOR SP - 1 EP - 17 VL - 6 IS - 2 SN - -1309-1220 M3 - UR - Y2 - 2019 ER -
EndNote %0 International Journal of Technological Sciences EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ %A Oktay AYTAR %T EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ %D 2014 %J Uluslararası Teknolojik Bilimler Dergisi %P -1309-1220 %V 6 %N 2 %R %U
ISNAD AYTAR, Oktay . "EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ". Uluslararası Teknolojik Bilimler Dergisi 6 / 2 (June 2014): 1-17.
AMA AYTAR O . EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ. UTBD. 2014; 6(2): 1-17.
Vancouver AYTAR O . EŞİK EVİRMELİ NİCEMLEYİCİ TEKNİĞİ KULLANILARAK YAPILAN 5 BİT YÜKSEK HIZLI PARALEL A / S DÖNÜŞTÜRÜCÜLERDE SAYISAL KODLAMA DEVRELERİ PERFORMANSLARININ İNCELENMESİ. Uluslararası Teknolojik Bilimler Dergisi. 2014; 6(2): 17-1.