Çok sayıda ileri elektrik mühendisliği uygulaması, tüketici taleplerini karşılamak adına çok sık olarak sonsuz dürtü yanıta sahip (IIR) filtreleri bünyelerinde barındırırlar. Özellikle video işleme, sayısal işaret işleme ve yüksek hızlı sayısal iletişim gibi bazı uygulamalar, hesaplama verimliliği ve düşük gecikme süresi gerektirir. Bu noktada, sayısal verilerin yüksek hızda işlenmesi, geleneksel bir mikroişlemci yerine bir sayısal işaret işlemcisi veya bir FPGA gerektirir. Bu bakımdan son yıllarda tasarımcılara yeni fırsatlar getirmek adına FPGA'lar yaygın olarak tercih edilmektedir. Bu çalışmada 4.dereceden IIR ayarlanabilir bir süzgeç yapısı FPGA donanım tasarımı eşliğinde verilecektir. Önerilen süzgecin maksimum saat frekansı 32MHz civarındadır ki, bu frekans biyomedikal işaret işlemeden konuşma işareti işlemeye kadar pek çok uygulamaya uygun aralıktadır. Süzgecin başarımını doğrulamak adına 4.dereceden Butterworth ve Chebyshev süzgeç örnekleri Matlab ve FPGA davranışsal modelleri kıyaslaması tabanında sunulmaktadır. Ayrıca, sentezlenen süzgeç yapısının harcadığı mantıksal kapı ve blokların nicelikleri de kırmık alanı değerlendirilmesi açısından verilmektedir. Şu ifade edilebilir ki önerilen süzgeç yapısı düşük frekans uygulamalarında yer alabilmek adına güvenilir sonuçlar içermektedir.
Sonsuz Uzunluklu Birim Dürtü Yanıtı (IIR) IIR Süzgeç Z-Dönüşümü Verilog.
Huge numbers of advanced electrical engineering applications employ infinite impulse response (IIR) filters very frequently in order to meet market’s demands. Especially, some applications such as video processing, digital signal processing and high-speed digital communication necessitate computational efficiency and low latency. In this point of view, high-speed processing of digital data require a digital signal processor or an FPGA instead of a conventional microprocessor. In this respect, in the last decades, FPGAs are commonly used in order to bring new opportunities to the designers. This work gives a FPGA hardware design of a 4th order IIR reconfigurable filter structure. The proposed filter’s maximum clock frequency is around 32MHz which covers different low frequency applications from biomedical signal processing up to speech applications. To verify the performance of the filter, 4th order Butterworth and Chebyshev filters are realized in the basis of Matlab results and FPGA behavioral model. Also, consuming logic gates and blocks are given in order to evaluate chip area occupation. It should be considered that the proposed filter scheme presents promising results to meet low frequency applications.
Infinite Impulse Response (IIR) IIR filter Z-Transform Verilog.
Birincil Dil | İngilizce |
---|---|
Konular | Elektrik Mühendisliği |
Bölüm | Araştırma Makaleleri |
Yazarlar | |
Erken Görünüm Tarihi | 18 Ekim 2023 |
Yayımlanma Tarihi | 27 Ekim 2023 |
Yayımlandığı Sayı | Yıl 2023 |