PDF EndNote BibTex RIS Cite

Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi

Year 2013, Volume 28, Issue 3, 03.03.2014

Abstract

Günümüzde çok çekirdekli işlemciler, çekirdek-dışı bellek erişimlerindeki gecikmeleri azaltmak için çekirdekler tarafından paylaşılabilen bir son seviye önbellek içermektedir. Ancak, çekirdekler üzerinde paralel olarak çalışan uygulamalar çok fazla sayıda önbellek çatışmasına yol açarak bu tip önbelleklerden elde edilebilecek faydaları kısıtlayabilmektedir. Literatürde bu önbellek seviyesini bölümleyerek her uygulamaya özel bir alan yaratan ve sonuçta önbellek çatışmalarını azaltmaya çalışan birçok çalışma mevcuttur. Genelde bu çalışmalar her bir çekirdeğe ihtiyacına uygun sayıda önbellek yolu atamaya odaklanmıştır. Bunun yanında son zamanlarda önerilen set bazında önbellek bölümlenmesi öneren çalışmalar da mevcuttur. Set-bazlı bölümlemenin yol-bazlı bölümlemeye göre birtakım avantajları bulunmaktadır. Bu çalışma, son seviye önbellek yapılarını set-bazlı olarak bölerek işlemci başarımının iyileştirilmesini hedeflemektedir. Bölümleme kararları, donanım yardımı ile periyodik olarak toplanan, çalışan uygulamalara ait çalışma-anı istatistikleri yardımıyla verilmektedir.

References

  • Suh, G. E., Devadas, S., ve Rudolph, L., “A new memory monitoring scheme for memory-aware scheduling and partitioning”, In Proc. of the 8th Int. Symp. on High-performance Computer Architecture. Washington, DC, 117–128, 2002.
  • Suh, G. E., Rudolph, L., ve Devadas, S., “Dynamic partitioning of shared cache memory”, Journal of Supercomputing, Cilt 28, No 1, 7–26, 2004.
  • Stone, H. S., Turek, J., ve Wold, J. L., “Optimal partitioning of cache memory”, IEEE Transactions on Computers, Cilt 41, No 9, 1054–1068, 1992.
  • Chiou, D., Rudolph, L., Devadas, S., ve Ang, B. S., “Dynamic cache partitioning via columnization”, In Proceedings of Design Automation Conference, 2000.
  • Settle, A., Connors, D., Gibert , E., ve González, A., “A dynamically reconfigurable cache for multithreaded processors”, Journal of Embedded Computing - Issues in Embedded Single-chip Multicore Architectures, Cilt 2, No 2, 221–233, 2006.
  • Lin, J., Lu, Q., Ding, X., Zhang Z., Zhang, X., ve Sadayappan, P., “Gaining insights into multi-core cache partitioning: Bridging the gap between simulation and real systems”, In Int. Symp. on High-Performance Comp. Architecture, Salt Lake City, UT, 367–378, 2008.
  • Qureshi, M. K., ve Patt, Y. N., “Utility-based cache partitioning: A low-overhead, high-performance, runtime mechanism to partition shared caches”, In Proc. of the 39th IEEE/ACM Int. Symp. on Microarchitecture, Washington, DC, 423–432, 2006.
  • Moreto, M. M., Cazorla, F. J., Ramirez, A., ve Valero, M., “Dynamic cache partitioning based on the MLP of cache misses”, Transactions on High-performance Embedded Architectures and Compilers III, Berlin, Heidelberg, 3–23, 2011.
  • Moreto M. M., Cazorla, F., Ramirez, A., ve Valero, M., “Explaining dynamic cache partitioning speed ups”, IEEE Comp. Architecture Letters, Cilt 6, No 1, 1–4, 2007.
  • Sanchez, D., ve Kozyrakis, C., “Vantage: Scalable and efficient fine-grain cache partitioning”, In Proceedings of the 38th Annual International Symposium on Computer Architecture, New York, NY, 57–68, 2011.
  • Sanchez, D., ve Kozyrakis, C., “The zcache: Decoupling ways and associativity”, In Proceedings of the 2010 43rd Annual IEEE/ACM International Symposium on Microarchitecture, Washington, DC, 187–198, 2010.
  • Sharkey, J. J., Ponomarev, D., ve Ghose, K., “M-sim: A flexible, multithreaded architectural simulation environment”, Tech. Rep. CS-TR-05-DP01, Department of Computer Science, State University of New York, Binghamton, NY, 2005.

Year 2013, Volume 28, Issue 3, 03.03.2014

Abstract

References

  • Suh, G. E., Devadas, S., ve Rudolph, L., “A new memory monitoring scheme for memory-aware scheduling and partitioning”, In Proc. of the 8th Int. Symp. on High-performance Computer Architecture. Washington, DC, 117–128, 2002.
  • Suh, G. E., Rudolph, L., ve Devadas, S., “Dynamic partitioning of shared cache memory”, Journal of Supercomputing, Cilt 28, No 1, 7–26, 2004.
  • Stone, H. S., Turek, J., ve Wold, J. L., “Optimal partitioning of cache memory”, IEEE Transactions on Computers, Cilt 41, No 9, 1054–1068, 1992.
  • Chiou, D., Rudolph, L., Devadas, S., ve Ang, B. S., “Dynamic cache partitioning via columnization”, In Proceedings of Design Automation Conference, 2000.
  • Settle, A., Connors, D., Gibert , E., ve González, A., “A dynamically reconfigurable cache for multithreaded processors”, Journal of Embedded Computing - Issues in Embedded Single-chip Multicore Architectures, Cilt 2, No 2, 221–233, 2006.
  • Lin, J., Lu, Q., Ding, X., Zhang Z., Zhang, X., ve Sadayappan, P., “Gaining insights into multi-core cache partitioning: Bridging the gap between simulation and real systems”, In Int. Symp. on High-Performance Comp. Architecture, Salt Lake City, UT, 367–378, 2008.
  • Qureshi, M. K., ve Patt, Y. N., “Utility-based cache partitioning: A low-overhead, high-performance, runtime mechanism to partition shared caches”, In Proc. of the 39th IEEE/ACM Int. Symp. on Microarchitecture, Washington, DC, 423–432, 2006.
  • Moreto, M. M., Cazorla, F. J., Ramirez, A., ve Valero, M., “Dynamic cache partitioning based on the MLP of cache misses”, Transactions on High-performance Embedded Architectures and Compilers III, Berlin, Heidelberg, 3–23, 2011.
  • Moreto M. M., Cazorla, F., Ramirez, A., ve Valero, M., “Explaining dynamic cache partitioning speed ups”, IEEE Comp. Architecture Letters, Cilt 6, No 1, 1–4, 2007.
  • Sanchez, D., ve Kozyrakis, C., “Vantage: Scalable and efficient fine-grain cache partitioning”, In Proceedings of the 38th Annual International Symposium on Computer Architecture, New York, NY, 57–68, 2011.
  • Sanchez, D., ve Kozyrakis, C., “The zcache: Decoupling ways and associativity”, In Proceedings of the 2010 43rd Annual IEEE/ACM International Symposium on Microarchitecture, Washington, DC, 187–198, 2010.
  • Sharkey, J. J., Ponomarev, D., ve Ghose, K., “M-sim: A flexible, multithreaded architectural simulation environment”, Tech. Rep. CS-TR-05-DP01, Department of Computer Science, State University of New York, Binghamton, NY, 2005.

Details

Primary Language Turkish
Journal Section Makaleler
Authors

Gürhan KÜÇÜK This is me


İsa GÜNEY This is me

Publication Date March 3, 2014
Application Date March 3, 2014
Acceptance Date
Published in Issue Year 2013, Volume 28, Issue 3

Cite

Bibtex @ { gazimmfd89117, journal = {Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi}, issn = {1300-1884}, eissn = {1304-4915}, address = {}, publisher = {Gazi University}, year = {2014}, volume = {28}, number = {3}, pages = {0 - }, title = {Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi}, key = {cite}, author = {Küçük, Gürhan and Güney, İsa} }
APA Küçük, G. & Güney, İ. (2014). Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi . Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi , 28 (3) , . Retrieved from https://dergipark.org.tr/en/pub/gazimmfd/issue/6704/89117
MLA Küçük, G. , Güney, İ. "Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi" . Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi 28 (2014 ): <https://dergipark.org.tr/en/pub/gazimmfd/issue/6704/89117>
Chicago Küçük, G. , Güney, İ. "Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi". Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi 28 (2014 ):
RIS TY - JOUR T1 - Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi AU - GürhanKüçük, İsaGüney Y1 - 2014 PY - 2014 N1 - DO - T2 - Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi JF - Journal JO - JOR SP - 0 EP - VL - 28 IS - 3 SN - 1300-1884-1304-4915 M3 - UR - Y2 - 2022 ER -
EndNote %0 Journal of the Faculty of Engineering and Architecture of Gazi University Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi %A Gürhan Küçük , İsa Güney %T Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi %D 2014 %J Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi %P 1300-1884-1304-4915 %V 28 %N 3 %R %U
ISNAD Küçük, Gürhan , Güney, İsa . "Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi". Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi 28 / 3 (March 2014): 0- .
AMA Küçük G. , Güney İ. Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi. 2014; 28(3): 0-.
Vancouver Küçük G. , Güney İ. Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi. 2014; 28(3): 0-.
IEEE G. Küçük and İ. Güney , "Çok Çekirdekli İşlemcilerde Set-Bazlı Dinamik Önbellek Bölünmesi", Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi, vol. 28, no. 3, pp. 0, Mar. 2014