A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES

Uğur Çini; Avni Morgül; Avni Morgül

Araştırma Makalesi

A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES

Yıl 2011, Cilt: 4 Sayı: 1, 38 - 50, 06.05.2015

Öz

Arithmetic operations are generally slowest operations in digital design which is the
bottleneck in most of the systems. Optimizing adder circuits provides faster
performance in arithmetic circuits. Field Programmable Gate Arrays (FPGA) are very
popular to implement logic circuits. 6-input Look-Up Table (LUT) devices are on the
market which dramatically increases the performance. In this paper, alternative
addition structures, based on redundant carry-free arithmetic and suitable for 6 input
LUT devices, are presented. A new double carry-save addition architecture is proposed,
which reduces the critical path of the addition process for 6-input LUT devices.

Anahtar Kelimeler

FPGA, Redundant Arithmetic, Multilevel Logic

A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES

Yıl 2011, Cilt: 4 Sayı: 1, 38 - 50, 06.05.2015

Uğur Çini Avni Morgül Avni Morgül

Öz

Genelde sayısal sistemlerde en yavaş işleyen kısımlar aritmetik işlem üniteleri olup
sisitemin hızını belirleyen bu ünitelerdir. Aritmetik işlemlerin temeli olan toplama
devrelerinin optimizasyonu ile bu üniteler hızlandırılabilir. Kullanıcı tarafından
programlanabilen kapı dizileri (FPGA) lojik devreleri gerçeklemek için kullanılan en
yaygın elemanlardır. Artık 6-Girişli dönüştürme tablosu (LUT) olan FPGA elemanları
piyasaya çıkmıştır ve bu elemanları kullanarak aritmetik üniteleri hızlandırmak
mümkündür. Bu makalede 6-Girişli dönüştürme tablosu (LUT) olan FPGA elemanları
için uyarlanmış elde işlemi yapmayan, artık sayı sistemli aritmetik (redundant carry-free
arithmetic) kullanan bir algoritma ve bunu gerçekleştirecek devreler sunulmaktadır.

Anahtar Kelimeler

FPGA, Artık sayı sistemleri, Çok seviyeli lojik

Toplam 0 adet kaynakça vardır.

Ayrıntılar

Birincil Dil	İngilizce
Konular	Mühendislik
Bölüm	Makaleler
Yazarlar	Uğur Çini Bu kişi benim Avni Morgül Bu kişi benim Avni Morgül Bu kişi benim
Yayımlanma Tarihi	6 Mayıs 2015
Yayımlandığı Sayı	Yıl 2011 Cilt: 4 Sayı: 1

Kaynak Göster

APA	Çini, U., Morgül, A., & Morgül, A. (2015). A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES. Beykent Üniversitesi Fen Ve Mühendislik Bilimleri Dergisi, 4(1), 38-50.
AMA	Çini U, Morgül A, Morgül A. A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES. BUJSE. Mayıs 2015;4(1):38-50.
Chicago	Çini, Uğur, Avni Morgül, ve Avni Morgül. “A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES”. Beykent Üniversitesi Fen Ve Mühendislik Bilimleri Dergisi 4, sy. 1 (Mayıs 2015): 38-50.
EndNote	Çini U, Morgül A, Morgül A (01 Mayıs 2015) A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES. Beykent Üniversitesi Fen ve Mühendislik Bilimleri Dergisi 4 1 38–50.
IEEE	U. Çini, A. Morgül, ve A. Morgül, “A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES”, BUJSE, c. 4, sy. 1, ss. 38–50, 2015.
ISNAD	Çini, Uğur vd. “A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES”. Beykent Üniversitesi Fen ve Mühendislik Bilimleri Dergisi 4/1 (Mayıs 2015), 38-50.
JAMA	Çini U, Morgül A, Morgül A. A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES. BUJSE. 2015;4:38–50.
MLA	Çini, Uğur vd. “A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES”. Beykent Üniversitesi Fen Ve Mühendislik Bilimleri Dergisi, c. 4, sy. 1, 2015, ss. 38-50.
Vancouver	Çini U, Morgül A, Morgül A. A REDUNDANT ADDER STRUCTURE SUITABLE FOR THE NEW GENERATION RECONFIGURABLE FPGA ARCHITECTURES. BUJSE. 2015;4(1):38-50.