Processor design with vector accelerator

Year 2025, Volume: 17 Issue: 2, 20 - 27, 29.12.2025

Abdülkadir Çakır , Necati Çakacı

https://doi.org/10.55974/utbd.1666562

Abstract

In FPGA embedded system applications, processor cores are essential for executing various operations efficiently. These cores can either be physically embedded within the FPGA chip or synthesized using an RTL design. Embedded processors offer high performance but limited customization, whereas synthesized processors provide flexibility and reconfigurability for different applications. This study presents a RISC-V processor design with a vector accelerator structure and an RV32IMB_Zicond architecture, developed using the Verilog hardware description language for FPGA applications. The design is highly parameterized, allowing reconfiguration to meet specific requirements. In addition to the processor and accelerator structures, the system integrates a memory module leveraging FPGA resources, as well as UART and timer peripherals compatible with the Wishbone interface. The system was tested in a simulation environment and implemented on an FPGA development board. Different configurations were evaluated in terms of area, operating frequency, and performance, using synthetic benchmark.

Keywords

RISC-V Processor , Vector Accelerator , Digital Design

Project Number

2023-YL1-0201

Vektör hızlandırıcılı işlemci tasarımı

Abstract

FPGA ile yapılan gömülü sistem uygulamalarında çeşitli işlemleri kolaylıkla yürütebilmek amacıyla işlemci çekirdeklerlerinden faydalanılmaktadır. Bu işlemci çekirdekleri FPGA yongasında fiziksel olarak yer alabileceği gibi, bir RTL tasarım kodu ile de FPGA üzerinde sentezlenebilir. FPGA yongasında gömülü olan işlemciler yüksek başarımla çalışabilir ancak özelleştirme seçenekleri kısıtlıdır. Buna karşın RTL tasarım kodu üzerinden FPGA üzerinde çalıştırılan işlemciler, gereksinimlere uygun olarak kolayca düzenlenebilir ve farklı amaçlar için yeniden yapılandırılabilir. Bu çalışmada, Verilog donanım tanımlama dili kullanılarak FPGA uygulamalarında kullanılmak üzere vektör hızlandırıcı yapısına sahip RV32IMB_Zicond mimarili bir RISC-V işlemci tasarımı geliştirilmiştir. Proje, parametreler üzerinden ihtiyaca uygun olarak yeniden yapılandırılabilmektedir. Tasarlanan sistemde, işlemci ve hızlandırıcı yapılarına ek olarak FPGA kaynaklarını kullanan bellek modülü ve Wishbone arayüzü ile uyumlu UART ve zamanlayıcı çevrebirimleri yer almaktadır. Çalışmada tasarlanan sistem, benzetim ortamında test edilmiş ve bir FPGA geliştirme kartı üzerinde çalıştırılmıştır. Sistemin farklı konfigürasyonları alan ve frekans bakımından karşılaştırılmış ve sentetik test üzerinden başarım ölçümü yapılmıştır.

Keywords

RISC-V İşlemci , Vektör Hızlandırıcı , Sayısal Tasarım

Supporting Institution

Isparta Uygulamalı Bilimler Üniversitesi Bilimsel Araştırma Projeleri Yönetim Birimi

Project Number

2023-YL1-0201

Thanks

2023-YL1-0201 numaralı proje ile bu çalışmayı maddi olarak destekleyen Isparta Uygulamalı Bilimler Üniversitesi Bilimsel Araştırma Projeleri Yönetim Birimi Başkanlığı’na teşekkür ederiz.

References

• AMD. Zynq 7000 Product Brief. https://www.amd.com/content/dam/amd/en/documents/products/adaptive-socs-and-fpgas/soc/zynq-7000-product-brief.pdf (Erişim Tarihi: 25.03.2025)
• Tong JG, Anderson ID, Khalid MA. Soft-core processors for embedded systems. 2006 International Conference on Microelectronics, Dhahran, 14-17 May 2006.
• Höller R, Haselberger D, Ballek D, Rössler P, Krapfenbauer M, Linauer M. Open-source risc-v processor ip cores for fpgas—overview and evaluation. 8th Mediterranean Conference on Embedded Computing (MECO), Montenegro, 10-14 June 2019.
• Waterman A, Lee Y, Patterson DA, Asanovic K. The RISC-V instruction set manual, volume I: User-level ISA, version 2.0. EECS Department, University of California, Berkeley, Tech. Rep. UCB/EECS-2014-54, 4.
• Patterson D, Waterman A. The RISC-V Reader: an Open Architecture Atlas. Strawberry Canyon, California, USA, 2017.
• Harris S, Harris D. Digital Design and Computer Architecture, RISC-V Edition. Elsevier, USA, 2022.
• Ditzel DR. Accelerating ML Recommendation With Over 1,000 RISC-V/Tensor Trocessors On Esperanto's ET-SoC-1 Chip. IEEE Micro, 42(3), 31-38, 2022.
• OpenCores. WISHBONE System-on-Chip (SoC)Interconnection Architecturefor Portable IP Cores. https://cdn.opencores.org/downloads/wbspec_b4.pdf (Erişim Tarihi: 25.03.2025)
• Li J, Yang L, Feng X, Xing Y, Chen Z, Wan P. UART Controller with FIFO Buffer Function Based on APB Bus. In 2022 IEEE 16th International Conference on Anti-counterfeiting, Security, and Identification (ASID), 1-4, 2022.
• Bruno F, Eschemann G. The FPGA Programming Handbook: An essential guide to FPGA design for transforming ideas into hardware using SystemVerilog and VHDL. 2nd Edition. Packt Publishing Ltd, 2024.
• Gal-On S, Levy M. Exploring coremark a benchmark maximizing simplicity and efficacy. The Embedded Microprocessor Benchmark Consortium, 2012.