BibTex RIS Kaynak Göster

BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ

Yıl 2011, Cilt: 26 Sayı: 4, 0 - , 20.02.2013

Öz

Kanal kapasite sınırına yaklaşabilmek amacıyla kullanılan kanal kodlama uygulamalarından en yenisi vebaşarılısı olan turbo kodların en zorlu tasarım sorunu, kodlayıcıların bütün olası durumları için hesaplamalaryapan döngülü (iteratif) kod çözücülerin tasarımıdır. Turbo kod çözücülerde kullanılan optimal BCJR (MAP)algoritması, bölme işlemi, üstel ve logaritmik hesaplar gibi karmaşık matematiksel işlemler barındırmaktadır. Bunedenle, turbo kod çözücülerin gerçeklenmesinde BCJR algoritmasından kaçınılmış ve onun optimal-altı (suboptimal)türevleri olan Log-MAP ve Max-Log-MAP algoritmaları tercih edilmiştir. BCJR algoritması, öncekiçalışmalarda yeniden formüle edilmiş ve FPGA gerçekleştirimine uygun bir yapıya büründürülmüştür. Buçalışmada, yeniden formüle edilmiş BCJR algoritması gerçeklenmiştir. Donanımda yavaş çalışan karmaşıkmatematiksel işlemler (bölme, üstel ve logaritmik hesaplar) değer tablolarından okunmuş ve yüksek performanslıhesaplama yapıları oluşturulmuştur. Gerçeklenen sistem, benzetimler ile doğrulanmıştır. Elde edilen BERperformansının beklendiği gibi Log-MAP algoritmasından yüksek olduğu gözlenmiştir.

Kaynakça

  • Sazlı, M., H., Neural Network Applications to
  • Turbo Decoding, Doktora Tezi, Syracuse
  • Universitesi, 2003.
  • Shannon, C. E., “A Mathematical Theory of
  • Communications”, Bell System Technical
  • Journal, Vol. 27, pp.379-423, 623-656, 1948.
  • Berrou, C., Glavieux, A., Thitimajshima, P.,
  • “Near Shannon Limit Error-Correcting Coding
  • and Decoding: Turbo Codes”, Proceedings of
  • IEEE International Conference on
  • Communication, pp. 1064-1070, 1993.
  • Bahl, L. R., Cocke, J., Jelinek, F., Raviv, J.,
  • “Optimal Decoding of Linear Codes for
  • Minimizing The Symbol Error Rate”, IEEE
  • Transactions on Information Theory, Vol. 20,
  • pp. 284-287, 1974.
  • Robertson, P., Hoeher P., “Optimal and Sub-
  • Optimal Maximum a Posteriori Algorithms
  • Suitable for Turbo Decoding”, European
  • Transactions on Telecommunications, Vol. 8,
  • pp. 119-125, 1997.
  • Sazlı, M., H., “Neural Network Implementation
  • of BCJR Algorithm Based on Reformulation
  • Using Matrix Algebra”, IEEE International
  • Symposium on Signal Processing and
  • Information Technology, pp. 832-837, 2005.
  • Sazlı, M., H., “Neural Network Implementation
  • of BCJR Algorithm”, Digital Signal Processing,
  • Vol 17; pp. 353-359, 2007.
  • 3GPP, “3GPP Technical Specification”,
  • http://www.3gpp.org, 2010.
  • Xilinx, Inc., “3GPP Turbo Decoder v4.0 Product
  • Specification”, Technical Journal,
  • http://www.xilinx.com, 2009.
  • Atar, O., BCJR Algoritması Kullanılan Turbo
  • Kod Çözücülerin FPGA Gerçekleştirimi, Yüksek
  • Lisans Tezi, Ankara Üniversitesi, 2011.
Yıl 2011, Cilt: 26 Sayı: 4, 0 - , 20.02.2013

Öz

Kaynakça

  • Sazlı, M., H., Neural Network Applications to
  • Turbo Decoding, Doktora Tezi, Syracuse
  • Universitesi, 2003.
  • Shannon, C. E., “A Mathematical Theory of
  • Communications”, Bell System Technical
  • Journal, Vol. 27, pp.379-423, 623-656, 1948.
  • Berrou, C., Glavieux, A., Thitimajshima, P.,
  • “Near Shannon Limit Error-Correcting Coding
  • and Decoding: Turbo Codes”, Proceedings of
  • IEEE International Conference on
  • Communication, pp. 1064-1070, 1993.
  • Bahl, L. R., Cocke, J., Jelinek, F., Raviv, J.,
  • “Optimal Decoding of Linear Codes for
  • Minimizing The Symbol Error Rate”, IEEE
  • Transactions on Information Theory, Vol. 20,
  • pp. 284-287, 1974.
  • Robertson, P., Hoeher P., “Optimal and Sub-
  • Optimal Maximum a Posteriori Algorithms
  • Suitable for Turbo Decoding”, European
  • Transactions on Telecommunications, Vol. 8,
  • pp. 119-125, 1997.
  • Sazlı, M., H., “Neural Network Implementation
  • of BCJR Algorithm Based on Reformulation
  • Using Matrix Algebra”, IEEE International
  • Symposium on Signal Processing and
  • Information Technology, pp. 832-837, 2005.
  • Sazlı, M., H., “Neural Network Implementation
  • of BCJR Algorithm”, Digital Signal Processing,
  • Vol 17; pp. 353-359, 2007.
  • 3GPP, “3GPP Technical Specification”,
  • http://www.3gpp.org, 2010.
  • Xilinx, Inc., “3GPP Turbo Decoder v4.0 Product
  • Specification”, Technical Journal,
  • http://www.xilinx.com, 2009.
  • Atar, O., BCJR Algoritması Kullanılan Turbo
  • Kod Çözücülerin FPGA Gerçekleştirimi, Yüksek
  • Lisans Tezi, Ankara Üniversitesi, 2011.
Toplam 37 adet kaynakça vardır.

Ayrıntılar

Birincil Dil Türkçe
Bölüm Makaleler
Yazarlar

Onur Atar Bu kişi benim

Murat H. Sazlı Bu kişi benim

Yayımlanma Tarihi 20 Şubat 2013
Gönderilme Tarihi 20 Şubat 2013
Yayımlandığı Sayı Yıl 2011 Cilt: 26 Sayı: 4

Kaynak Göster

APA Atar, O., & Sazlı, M. H. (2013). BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi, 26(4).
AMA Atar O, Sazlı MH. BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ. GUMMFD. Mart 2013;26(4).
Chicago Atar, Onur, ve Murat H. Sazlı. “BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ”. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi 26, sy. 4 (Mart 2013).
EndNote Atar O, Sazlı MH (01 Mart 2013) BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi 26 4
IEEE O. Atar ve M. H. Sazlı, “BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ”, GUMMFD, c. 26, sy. 4, 2013.
ISNAD Atar, Onur - Sazlı, Murat H. “BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ”. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi 26/4 (Mart 2013).
JAMA Atar O, Sazlı MH. BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ. GUMMFD. 2013;26.
MLA Atar, Onur ve Murat H. Sazlı. “BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ”. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi, c. 26, sy. 4, 2013.
Vancouver Atar O, Sazlı MH. BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ. GUMMFD. 2013;26(4).