TR
EN
Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi
Öz
Bu çalışmada YSAnın doğasına uygun olarak paralel işlemlerle, FPGA üzerinde, YSA eğitimi için yeni bir yaklaşım sunulmuştur. Eğitim türev bilgisine ihtiyaç duymaksızın, rastgele arama algoritması olan parçacık sürü optimizasyonu (PSO) kullanılarak FPGA üzerinde gerçeklenmiştir. FPGA’de ilgili tüm parametre değerleri ve işlemler IEEE 754 kayan noktalı sayı formatında tanımlanmıştır. Önerilen yaklaşım örnek bir YSA mimarisi baz alınarak VHDL dilinde kodlanıp Altera EP2C35F672C6 FPGA’sı üzerinde gerçeklenmiştir. Elde edilen sonuçlar önerilen yaklaşımın YSA eğitimini başarı ile gerçeklediğini göstermiştir.
Anahtar Kelimeler
Ayrıntılar
Birincil Dil
Türkçe
Konular
-
Bölüm
-
Yayımlanma Tarihi
1 Haziran 2010
Gönderilme Tarihi
1 Haziran 2010
Kabul Tarihi
-
Yayımlandığı Sayı
Yıl 2010 Cilt: 13 Sayı: 2
APA
Çavuşlu, M. A., Karakuzu, C., & Şahin, S. (2010). Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi. Politeknik Dergisi, 13(2), 83-92. https://izlik.org/JA65GX55UE
AMA
1.Çavuşlu MA, Karakuzu C, Şahin S. Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi. Politeknik Dergisi. 2010;13(2):83-92. https://izlik.org/JA65GX55UE
Chicago
Çavuşlu, Mehmet Ali, Cihan Karakuzu, ve Suhap Şahin. 2010. “Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi”. Politeknik Dergisi 13 (2): 83-92. https://izlik.org/JA65GX55UE.
EndNote
Çavuşlu MA, Karakuzu C, Şahin S (01 Haziran 2010) Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi. Politeknik Dergisi 13 2 83–92.
IEEE
[1]M. A. Çavuşlu, C. Karakuzu, ve S. Şahin, “Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi”, Politeknik Dergisi, c. 13, sy 2, ss. 83–92, Haz. 2010, [çevrimiçi]. Erişim adresi: https://izlik.org/JA65GX55UE
ISNAD
Çavuşlu, Mehmet Ali - Karakuzu, Cihan - Şahin, Suhap. “Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi”. Politeknik Dergisi 13/2 (01 Haziran 2010): 83-92. https://izlik.org/JA65GX55UE.
JAMA
1.Çavuşlu MA, Karakuzu C, Şahin S. Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi. Politeknik Dergisi. 2010;13:83–92.
MLA
Çavuşlu, Mehmet Ali, vd. “Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi”. Politeknik Dergisi, c. 13, sy 2, Haziran 2010, ss. 83-92, https://izlik.org/JA65GX55UE.
Vancouver
1.Mehmet Ali Çavuşlu, Cihan Karakuzu, Suhap Şahin. Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi. Politeknik Dergisi [Internet]. 01 Haziran 2010;13(2):83-92. Erişim adresi: https://izlik.org/JA65GX55UE